

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ АВТОНОМНОЕ
ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ
«БЕЛГОРОДСКИЙ ГОСУДАРСТВЕННЫЙ НАЦИОНАЛЬНЫЙ
ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ»

ФУНКЦИОНАЛЬНЫЕ КОМПОНЕНТЫ ЦИФРОВЫХ СИСТЕМ

МЕТОДИЧЕСКИЕ УКАЗАНИЯ К ЛАБОРАТОРНЫМ РАБОТАМ

ДЛЯ СТУДЕНТОВ НАПРАВЛЕНИЙ ПОДГОТОВКИ
09.03.02 ИНФОРМАЦИОННЫЕ СИСТЕМЫ И ТЕХНОЛОГИИ
12.03.04 БИОТЕХНИЧЕСКИЕ СИСТЕМЫ И ТЕХНОЛОГИИ
15.03.06 МЕХАТРОНИКА И РОБОТОТЕХНИКА

Белгород
2026

СОДЕРЖАНИЕ

ВВЕДЕНИЕ	3
Лабораторная работа № 1	5
ИЗУЧЕНИЕ МЕТОДОВ СИНТЕЗА И АНАЛИЗА КОМБИНАЦИОННЫХ СХЕМ ...	5
Лабораторная работа № 2	10
ИЗУЧЕНИЕ ПРИНЦИПОВ РАБОТЫ И ИСПОЛЬЗОВАНИЯ ДЕШИФРАТОРОВ И МУЛЬТИПЛЕКСОРОВ	10
Лабораторная работа № 3	15
ИЗУЧЕНИЕ ПРИНЦИПОВ РАБОТЫ И ИСПОЛЬЗОВАНИЯ ТРИГГЕРОВ.....	15
Лабораторная работа № 4	21
ИЗУЧЕНИЕ ПРИНЦИПОВ РАБОТЫ И ИСПОЛЬЗОВАНИЯ РЕГИСТРОВ	21
Лабораторная работа № 5	26
ИЗУЧЕНИЕ ПРИНЦИПОВ РАБОТЫ И ИСПОЛЬЗОВАНИЯ СЧЁТЧИКОВ	26
Лабораторная работа № 6	29
ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ	29
Лабораторная работа № 7	36
АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ	36
Лабораторная работа № 8	46
ПРОЕКТИРОВАНИЕ ПРОСТЕЙШИХ ЦИФРОВЫХ УСТРОЙСТВ	46
ПЕРЕЧЕНЬ ОСНОВНОЙ УЧЕБНОЙ ЛИТЕРАТУРЫ	50
ПЕРЕЧЕНЬ ДОПОЛНИТЕЛЬНОЙ ЛИТЕРАТУРЫ	50
ПРИЛОЖЕНИЕ 1	52
Таблица соответствия иностранных и отечественных микросхем	52
ПРИЛОЖЕНИЕ 2	56
Одноразрядный полный сумматор	56

ВВЕДЕНИЕ

В данной работе изучаются принципы работы и применения микросхем малой и средней степени интеграции и их компьютерных моделей для реализации цифровых устройств и осуществляется студентами проектирование с использованием полученных знаний простейших цифровых устройств. В описании каждой лабораторной работы приводятся условные обозначения и описания работы отечественных микросхем и их иностранных аналогов или пригодных для решения поставленных задач иностранных микросхем. Таблица соответствия используемых в стендах отечественных микросхем и иностранных аналогов предложена в приложении 1.

Приведённый теоретический материал в данной работе может быть пропущен, если суть решаемых задач и способы их решения известны или понятны студенту.

Методические указания учитывают возможность выполнения лабораторных работ как на универсальных стендах – конструкторах с набором сменных модулей, каждый из которых содержит набор определённых микросхем, так и на использовании среды моделирования «Multisim». Возможно применение и других программных продуктов моделирования цифровых схем. В методическом плане выполнение лабораторных работ на универсальных стендах с реальными цифровыми элементами, генераторами и осциллографами ближе к практике, но компьютерное моделирование позволяет анализировать работу сложных устройств, моделирование которых на стендах затруднено. В отчёте можно приводить схемы как с отечественными обозначениями элементов, так и приведённые в выбранной системе моделирования условные обозначения.

При проведении лабораторных работ следует руководствоваться следующими положениями:

1. Лабораторные занятия проводятся фронтально во всей группе. Объём задания определяет ведущий преподаватель.

2. К каждой лабораторной работе необходима самостоятельная подготовка, включающая:

- а) изучение теоретического материала [2, 3];
- б) выполнение необходимых проектных работ: логический синтез схем, разработка принципиальной или функциональной схем устройств;
- в) теоретический анализ разработанных схем, построение временных диаграмм, тестовых последовательностей, таблиц истинности.

3. В ходе выполнения лабораторной работы студенты должны собрать на универсальном стенде-конструкторе или компьютере спроектированную схему, настроить её и исследовать. Для этого контролируют временные диаграммы в характерных точках схемы, добиваясь их совпадения с ранее построенными теоретическими диаграммами, или проверяют работоспособность с помощью таблиц истинности, перебирая все возможные комбинации входных двоичных переменных.

4. По каждой лабораторной работе составляется отчёт, включающий в себя:

- а) наименование работы;
- б) ФИО студента, выполнившего работу;
- в) цель работы;
- г) результаты выполнения работы, представляемые после заголовка «Результаты выполнения работы», в которых по каждому выполняемому пункту задания предлагается краткое содержание задания, расчётная часть (логический синтез схем), функциональные и (или) принципиальные схемы изучаемо-

го устройства, временные диаграммы входных и выходных сигналов или таблицы истинности, выводы по данному пункту задания. Выполняемому пункту задания сохраняется его номер в разделе «Порядок выполнения работы», в котором сформулированы задания на лабораторную работу.

Если некоторые пункты задания студенты не успели выполнить во время занятия, то эти пункты должны быть выполнены самостоятельно дома или на компьютере, или теоретически путём анализа схемы с использованием полученных на лекциях знаний и представлены в отчёте. При этом описывается поведение схемы в статике, без учёта задержек элементов схемы.

Во время защиты лабораторной работы студенты должны быть готовы ответить на предложенные к лабораторной работе контрольные вопросы и на дополнительные вопросы по изучаемому материалу.

Лабораторная работа № 1

ИЗУЧЕНИЕ МЕТОДОВ СИНТЕЗА И АНАЛИЗА КОМБИНАЦИОННЫХ СХЕМ

Цель работы: изучить методы синтеза и анализа комбинационных схем, методы минимизации, макетирования и испытания комбинационных схем, изучить одноразрядный комбинационный сумматор.

Задание для подготовки к лабораторной работе

1. Изучить теоретические положения, используя рекомендованную литературу и лекционный материал.

2. Подготовиться к выполнению работы, составив для каждого пункта задания таблицы истинности реализуемых функций, выполнить необходимую по заданию минимизацию, составить схемы с учётом имеющихся моделей элементов. При использовании компьютера в отчёт необходимо представить копии набранных схем, временные диаграммы работы схемы с комментарием. Временные диаграммы могут быть построены путём перебора состояний входных сигналов тумблерами и контролем при этом состояний выходного сигнала или могут быть сформированы на экране осциллографа или логического анализатора в автоматическом режиме.

Порядок выполнения работы

Синтезируемые в процессе выполнения работы схемы должны быть ориентированы на элементы, имеющиеся на стенде. Это элементы типа ЛА3, ЛА4, ЛА1, ЛР1(ЛР11), ЛР3(ЛР13). При выполнении работы на компьютере следует использовать иностранные аналоги отечественных элементов. Таблица соответствия иностранных и отечественных элементов предложена в приложении. Если аналог не найден, используйте имеющиеся модели элементов, на которых, как вы считаете, возможно решение поставленной задачи. При этом вы должны самостоятельно или с помощью преподавателя разобраться в работе используемой микросхемы, при необходимости обращаясь к помощи (F1) при отмеченном цветом изображении элемента.

З а н я т и е п е р в о е

1. а) Используя логические возможности элементов стенда, разработать схемы для представленных ниже функций, реализовать их на стенде и проверить правильность функционирования с помощью таблиц истинности, составленных по исходным выражениям:

$$y = \bar{x}; \quad y = \overline{x_1 x_2 x_3}; \quad y = \overline{x_1 x_2 \vee x_3 x_4};$$
$$y = x_1 \vee x_2; \quad y = x_1 x_2;$$

б)* Измерить быстродействие инвертора ($y = \bar{x}$), подав на его вход импульсы F или F2 и наблюдая с помощью двухканального осциллографа одновременно входной и выходной сигналы инвертора.

2. а) Произвести синтез аналитически заданной в табл. 1 схемы, учитывая номер варианта и максимально используя возможности имеющихся в библиотеке элементов или ориентируясь при необходимости на элементы И-НЕ (с помощью правила де Моргана исключив применение дизъюнкторов). Составить таблицу истинности по исходному выражению и проверить функционирование схемы в статике, задавая входные переменные с помощью моделей тумблеров или с помощью генератора слов. Отрицания переменных следует сформировать с помощью дополнительных инверторов.

Таблица 1

вариант	функция	вариант	функция
1	$y1 = x1 \vee x2 \vee \overline{x1x3}$ $x1 = F4, x2 = F2, x3 = F8$	7	$y1 = \overline{x1x3} \vee x1 \vee x2x3$ $x1 = F4, x2 = F16, x3 = F8$
2	$y1 = x1x2 \vee \overline{x1x2} \vee \overline{x1x2x3}$ $x1 = F2, x2 = F4, x3 = F16$	8	$y1 = \overline{x1} \vee x2x3 \vee \overline{x1x2x3}$ $x1 = F2, x2 = F4, x3 = F8$
3	$y1 = \overline{x1} \vee x2x3 \vee \overline{x3}$ $x1 = F8, x2 = F2, x3 = F4$	9	$y1 = \overline{x1x3} \vee \overline{x1} \vee x2$ $x1 = F8, x2 = F2, x3 = F4$
4	$y1 = \overline{\overline{x1x3} \vee x1x3 \vee \overline{x1x2x3}}$ $x1 = F4, x2 = F2, x3 = F16$	10	$y1 = \overline{x1} \vee \overline{x2} \vee \overline{x3}$ $x1 = F2, x2 = F16, x3 = F4$
5	$y1 = \overline{x1x2} \vee x2 \vee \overline{x1x3}$ $x1 = F8, x2 = F4, x3 = F2$	11	$y1 = \overline{x1x3} \vee x2 \vee \overline{x2x3}$ $x1 = F16, x2 = F2, x3 = F8$
6	$y1 = x1 \vee x2 \vee \overline{x1x2x3}$ $x1 = F2, x2 = F8, x3 = F16$	12	$y1 = \overline{x1} \vee \overline{x2} \vee x3x2$ $x1 = F4, x2 = F2, x3 = F8$

б)* Исследовать динамические свойства синтезированной схемы, используя для формирования двоичных переменных сигналы с генератора стенда с учётом заданного в таблице 1 соответствия переменных $x1, x2, x3$ сигналам $F, F2, F4, F8, F16$ и усложнив при необходимости выбранную схему входными инверторами для формирования отрицаний переменных.

Необходимо построить с помощью осциллографа временные диаграммы входных и выходных сигналов всех используемых логических элементов. Измерить задержки в формировании фронтов выходного сигнала. Синхронизацию осциллографа следует брать от входного сигнала с минимальной частотой.

3. Реализовать предложенную в табл. 2 схему, максимально используя возможности стенда, допуская минимальные изменения. Составить по схеме таблицу истинности, аналитические выражения и проверить правильность функционирования схемы.

4. Произвести минимизацию полученных в пунктах 2 и 3 выражений и синтезировать новые комбинационные схемы. Работоспособность синтезированных схем проверить на стенде.

Таблица 2

вариант	схема	вариант	схема
1		7	
2		8	
3		9	
4		10	
5		11	
6		12	

Занятие второе

5. Произвести минимизацию представленных в табл. 3 логических функций, осуществить синтез схем, составить таблицы истинности и проверить моделированием на стенде.

6. Для функций, заданных в табл. 4, составить совершенные дизъюнктивные формы, осуществить минимизацию, синтезировать и реализовать на компьютере полученные схемы. Функции задаются номерами тех наборов, на которых функции равны единице.

7. Синтезировать схему одноразрядного комбинационного сумматора, собрать и проверить функционирование по таблице истинности (Таблица истинности и булевы функции суммы и переноса предложены в приложении 2).

8. Составить таблицу истинности, синтезировать и испытать комбинационную схему с двумя входами (x_1, x_2) и четырьмя выходами (y_1, y_2, y_3, y_4), ко-

торая для каждого набора значений переменных формирует нуль на одном выходе, соответствующем данному набору, а на остальных выходах при этом формирует единицу.

Таблица 3

Вариант	Функция
1	$y_3 = \overline{x_1}x_2\overline{x_3} \vee \overline{x_1}x_2x_3 \vee \overline{x_1}x_2\overline{x_3} \vee \overline{x_1}x_2x_3$
2	$y_3 = \overline{x_1}x_2\overline{x_3} \vee \overline{x_1}x_2x_3 \vee \overline{x_1}x_2\overline{x_3} \vee \overline{x_1}x_2x_3$
3	$y_3 = \overline{x_1}x_2\overline{x_3} \vee \overline{x_1}x_2x_3 \vee \overline{x_1}x_2\overline{x_3} \vee \overline{x_1}x_2x_3$
4	$y_3 = \overline{x_1}x_2\overline{x_3} \vee \overline{x_1}x_2x_3 \vee \overline{x_1}x_2\overline{x_3} \vee \overline{x_1}x_2x_3$
5	$y_3 = \overline{x_1}x_2\overline{x_3} \vee \overline{x_1}x_2x_3 \vee \overline{x_1}x_2\overline{x_3} \vee \overline{x_1}x_2x_3$
6	$y_3 = \overline{x_1}x_2\overline{x_3} \vee \overline{x_1}x_2x_3 \vee \overline{x_1}x_2\overline{x_3} \vee \overline{x_1}x_2x_3$
7	$y_3 = \overline{x_1}x_2\overline{x_3} \vee \overline{x_1}x_2x_3 \vee \overline{x_1}x_2\overline{x_3} \vee \overline{x_1}x_2x_3$
8	$y_3 = \overline{x_1}x_2\overline{x_3} \vee \overline{x_1}x_2x_3 \vee \overline{x_1}x_2\overline{x_3} \vee \overline{x_1}x_2x_3$
9	$y_3 = \overline{x_1}x_2\overline{x_3} \vee \overline{x_1}x_2x_3 \vee \overline{x_1}x_2\overline{x_3} \vee \overline{x_1}x_2x_3$
10	$y_3 = \overline{x_1}x_2\overline{x_3} \vee \overline{x_1}x_2x_3 \vee \overline{x_1}x_2\overline{x_3} \vee \overline{x_1}x_2x_3$
11	$y_3 = \overline{x_1}x_2\overline{x_3} \vee \overline{x_1}x_2x_3 \vee \overline{x_1}x_2\overline{x_3} \vee \overline{x_1}x_2x_3$
12	$y_3 = \overline{x_1}x_2\overline{x_3} \vee \overline{x_1}x_2x_3 \vee \overline{x_1}x_2\overline{x_3} \vee \overline{x_1}x_2x_3$

9*. Составить таблицу истинности, синтезировать и испытать схему с двумя информационными входами (x_1, x_2), одним управляющим входом Z и одним выходом y , которая пропускает на выход x_1 , если $Z=0$ (то есть $y=x_1$), и пропускает на выход x_2 , если $Z=1$ (при этом $y=x_2$).

Таблица 4

Вариант	Номера наборов	Вариант	Номера наборов
1	0,2,6,7	7	0,4,6,7
2	0,1,4,6	8	0,1,6,7
3	0,2,4,5	9	1,3,5,6
4	0,1,4,5	10	1,4,5,6
5	0,4,5,7	11	2,3,6,7
6	0,1,5,7	12	3,4,5,7

10*. Составить таблицу истинности, синтезировать и испытать схему с информационным входом x , управляющим входом Z и выходом y , которая реализует функцию $y = x$, если $Z=0$ и функцию $y = \overline{x}$ при $Z=1$.

11*. Составить таблицы истинности и синтезировать комбинационные схемы, функционирование которых задаётся словесным описанием (табл. 5). Выходной сигнал y равен единице при выполнении заданных условий. Под X и Z понимаются двухразрядные двоичные числа: $X = x_1x_2$; $Z = z_1z_2$. Таблицы истинности составляются для четырех переменных: $x_1, x_2; z_1, z_2$. Поскольку схема может оказаться сложной, проверку правильности работы её целесообразно осуществить на компьютере.

Таблица 5

Вариант	Условие	Вариант	Условие
1	$X=Z$	7	$X<Z$
2	$X>Z$	8	$X\leq Z$
3	$X=Z+01$	9	$X=Z-01$
4	$X>Z+01$	10	$X=Z+01, X=Z$
5	$X\geq Z$	11	$X=Z-01, X=Z+1$
6	$X\geq Z+01$	12	$X=11-Z$

Контрольные вопросы

1. Что такое совершенная дизъюнктивная нормальная форма и как она связана с таблицей истинности?
2. Сколько строчек в таблице истинности при n переменных?
3. С какой целью могут быть использованы правила де Моргана?
4. Что такое булева функция?
5. Какие операции используются при минимизации функций?

Лабораторная работа № 2

ИЗУЧЕНИЕ ПРИНЦИПОВ РАБОТЫ И ИСПОЛЬЗОВАНИЯ ДЕШИФРАТОРОВ И МУЛЬТИПЛЕКСОРОВ


Цель работы: изучить электрические схемы и принципы организации дешифраторов и мультиплексоров, методы их использования при синтезе комбинационных схем.

Описание используемых микросхем


Лабораторная работа выполняется с использованием микросхем дешифратора K155ИД4 и мультиплексора K155КП2 или их аналогов при выполнении работы на компьютере (74LS155 и 74LS153 соответственно). Ниже описаны отечественные микросхемы: спаренный дешифратор K155ИД4 и спаренный мультиплексор K155КП2. При использовании иностранных аналогов можно использовать предложенный в приложении 1 материал, заметив совпадение микросхем не только по выполняемым функциям, но и по номерам выводов отечественных и иностранных микросхем, что облегчает понимание принципов работы микросхем 74LS155 и 74LS153.

Условное обозначение микросхемы K155ИД4 изображено на рисунке 15,а. Микросхема представляет собой два двухвходовых дешифратора, объединённых информационными входами x1 и x2 и с отдельными входами разрешения работы E0 и E1. Условное обозначение иностранного аналога предложено на рисунке 15,б. Можно заметить, что номера выводов обеих микросхем и выполняемых функций этими выводами одинаковы.

Особенностью организации входов разрешения работы является наличие на них двухвходовых конъюнкторов, что позволяет легко из двух дешифраторов микросхемы организовывать полный дешифратор на 8 выходов. Для образования дополнительного входа дешифратора с тремя входами и восемью выходами (типа 3-8) необходимо объединить входы a0 и b0, используя полученный вход для подачи сигнала X3. Объединив входы a1 и b1, получим вход разрешения работы дешифратора с активным нулевым уровнем (рисунок 16).



а)



б)

Рис. 15. Условное обозначение на принципиальных схемах дешифратора K155ИД4 (а) и его иностранного аналога (б)




Рис. 16. Схема преобразования спаренного дешифратора К155ИД4 в дешифратор типа 3-8 (а) и условное обозначение полученного дешифратора (б)

(Обратите внимание на расположение выходных переменных в предложенных схемах).

Дешифратор может быть использован для реализации булевых функций без их преобразования или минимизации, если учесть, что по каждому выходу реализуется конъюнкция всех входящих в функцию переменных, соответствующая определенному набору значений переменных. Реализация булевой функции сводится к поиску выходов дешифратора, соответствующих входящим в совершенную дизъюнктивную нормальную форму исходной функции элементарным конъюнкциям и объединению этих выходов с помощью элемента И-НЕ, если выходы дешифратора инверсные.

Условные обозначения мультиплексора К155КП2 на принципиальных схемах и его аналога показаны на рисунке 17. Микросхема К155КП2 представляет собой два мультиплексора, объединённых входами селекции адреса SED и с отдельными входами разрешения работы E0 и E1. Каждый мультиплексор имеет четыре информационных входа.




Рис. 17. Условные обозначения на принципиальных схемах мультиплексора К155КП2 (а) и его аналога (б)

С помощью микросхемы К155КП2 реализуется мультиплексор на восемь входов, если разумно использовать входы разрешения работы для организации третьего входа селекции данных. Этот вход будет выполнять роль старшего разряда входов

селекции, а входы разрешения работы оказываются связаны дополнительным инвертором DD1 (рисунок 18,а).




Рис. 18. Принципиальная схема (а) и условное обозначение на функциональных схемах (б) мультиплексора на 8 информационных входов

На выходах микросхемы DD2 следует использовать двухвходовой дизъюнктор (DD3), который и формирует результирующий сигнал. Условное обозначение образованного мультиплексора типа 8-1 (8 входов информации – один выход) предложено на рисунке 18,б.

Используя мультиплексор на 2^n входов, легко реализовать с его помощью логическую функцию на n переменных. Для этой цели достаточно подать входные переменные на управляющие (адресные) входы SED, а на информационные входы подать уровни логического нуля или единицы в зависимости от значения реализуемой функции на том наборе значений переменных, которому соответствует данный вход. Можно на том же мультиплексоре реализовать функцию на $(n+1)$ переменную, если на информационные входы в соответствии с конкретной функцией подавать логический нуль, логическую единицу или значения одной из переменных в прямом или инверсном виде, что зависит от конкретной ситуации. Процесс синтеза схемы на мультиплексоре покажем на примере.

Пусть функция задана следующим выражением:

$$y = x_1x_2x_3 \vee \overline{x_1}x_2x_3 \vee x_1x_2\overline{x_3} \vee \overline{x_1}x_2\overline{x_3}$$

Выделим конъюнкции вида x_2x_3 , $\overline{x_2}x_3$, $x_2\overline{x_3}$, $\overline{x_2}\overline{x_3}$ и выполним эквивалентное преобразование исходной функции:

$$y = (x_1 \vee \overline{x_1})(x_2x_3) \vee x_1(\overline{x_2}x_3) \vee \overline{x_1}(\overline{x_2}x_3) = 1(x_2x_3) \vee x_1(\overline{x_2}x_3) \vee \overline{x_1}(\overline{x_2}x_3) \vee 0(\overline{x_2}\overline{x_3})$$

Реализация данной функции на мультиплексоре, имеющем четыре информационных входа, показана на рисунке 19. (проверьте справедливость сказанного, задавая конкретные наборы значений переменных на входах мультиплексора и сверяя результат с исходной функцией). FLO, FL1 - уровни логического нуля и логической единицы.

$\overline{FLO}$	0	MS	Y
$\overline{X1}$	1		
$\overline{X1}$	2		
$\overline{FL1}$	3		
	SED		
$\overline{X2}$	0		
$\overline{X3}$	1		

Рис. 19. Пример реализации логической функции на три переменных на мультиплексоре с двумя входами селекции

Задание для подготовки к выполнению лабораторной работы

1. Изучить теоретический материал по лекциям и рекомендованной литературе. Составить таблицы истинности для предложенных на рис. 14 и 15 микросхем, предполагая подачу на входы разрешения активных сигналов. Синтезировать дешифратор на 8 выходов на микросхеме K155ИД2 и мультиплексор на восемь входов на микросхеме K155КП4. составить для синтезированных схем таблицы истинности. Схемы, таблицы истинности занести в отчёт при его оформлении, поместив в соответствующий пункт результатов выполнения работы.
2. Выполнить синтез и подготовить схемы и таблицы истинности для пунктов 2,3,5,6 и 7 порядка выполнения работы.

Порядок выполнения работы

1. Используя для формирования переменных тумблеры стенда или модели тумблеров при работе с компьютером, проверить правильность составленных при подготовке к работе таблиц истинности дешифратора и проверить функционирование входов разрешения. *Опишите поведение дешифратора в ответ на входные сигналы. Сделайте выводы по результатам выполнения данного пункта.*
2. Составить схему, таблицу истинности и реализовать на стенде или компьютере с помощью дешифратора логическую функцию, предложенную с учётом номера варианта в табл. 4. *Убедиться в правильности работы синтезированной схемы.*
3. а) **Синтезировать на основе дешифратора одноразрядный сумматор и проверить его функционирование.** *Используя схему включения дешифратора, предложенную на рисунке 16,а, необходимо при моделировании подать на вход Е разрешающий нулевой уровень, а входы x1, x2, x3 следует использовать как входы одноразрядного полного сумматора. Добавив на выходах дешифратора два элемента типа 4И-НЕ, сформировать на выходе одного из них сигнал суммы, а на выходе второго – сигнал переноса. Подключить к выходам логические индикаторы и проверить работу схемы, контролируя работу с помощью таблицы истинности для одноразрядного сумматора.*
 б)* **Исследовать динамические свойства синтезированного сумматора,** используя в качестве входных переменных указанные в табл. 1 импульсные сигналы.
4. Используя для формирования переменных тумблеры стенда или модели тумблеров при работе с компьютером, проверить правильность состав-

- ленных для мультиплексоров таблиц истинности и проверить работу входов разрешения. *Сделать выводы.*
5. **С помощью мультиплексора на восемь информационных входов синтезировать предложенную в табл. 3 функцию. Проверить функционирование схемы на стенде или компьютере.**
- 6*. а) **Синтезировать предложенную в табл. 3 функцию с помощью мультиплексора на 4 информационных входа и проверить её функционирование на стенде или компьютере в статике.**
- б)* **Исследовать динамические свойства синтезированной схемы, используя указанные в табл. 1 импульсные сигналы.**
7. **Синтезировать одноразрядный комбинационный сумматор на основе микросхемы К155КП2 и проверить его функционирование. При этом на выходе одного из мультиплексоров будет формироваться сумма, а на выходе второго – перенос.**

Контрольные вопросы

1. При заданном числе входов дешифратора n , не считая входов разрешения работы, определить число выходов.
2. Почему с помощью дешифратора на n входов возможна реализация любой логической функции на n переменных? Какие дополнительные элементы для этого требуются?
3. Какие преобразования совершенной дизъюнктивной нормальной формы заданной функции необходимо осуществить, чтобы реализовать функцию на n переменных с помощью мультиплексора на $(n-1)$ входов селекции?
4. Какова роль разрешающих входов в мультиплексорах и дешифраторах?

Лабораторная работа № 3

ИЗУЧЕНИЕ ПРИНЦИПОВ РАБОТЫ И ИСПОЛЬЗОВАНИЯ ТРИГГЕРОВ

Цель работы: изучить особенности функционирования асинхронного и синхронного RS-триггера на элементах И-НЕ, D-триггера, JK-триггера и их возможных применений.

Описание используемых триггеров

Лабораторная работа выполняется с использованием RS-триггеров, собранных на элементах И-НЕ и микросхем K155TM2 (D-триггеры) и K155TB1 (JK-триггер) или их аналогов при выполнении работы на компьютере: 74LS74 (7474) и 74LS72 (7472) соответственно. Возможно применение и других моделей D-триггеров и JK-триггеров без привязки к конкретным сериям элементов, которые имеются в библиотеке цифровых элементов «Digital». Условные обозначения используемых микросхем и моделей приводятся ниже.

На рисунке 20 предложена схема асинхронного RS-триггера, поведение которого необходимо изучить, и его условное обозначение. Можно заметить, что запрещённой комбинацией входных сигналов является $S=R=0$, что приводит к появлению на обоих выходах уровней логической единицы.




Рис. 20. Схема и условное графическое обозначение асинхронного RS-триггера

На рисунке 21 предложена схема и условное обозначение синхронного RS-триггера на элементах И-НЕ. Триггер принимает информацию с входов R и S при единичном уровне на синхронизирующем входе C. Активным уровнем по всем входам будет уровень логической единицы.




Рис. 21. Схема и условное графическое обозначение синхронного RS-триггера

На рисунке 22 предложены условные обозначения синхронного D-триггера микросхемы K155TM2 (а), модели микросхемы иностранного аналога 74LS74 (б) и модели D-триггера (в), не привязанной к конкретной серии элементов. Но эта модель соответствует по выполняемым функциям изучаемому D-триггеру, имеющему асинхронные S (вход сверху условного обозначения) и R (вход снизу условного обо-

значения) входы с активными нулями и принимающему сигнал с входа D при наличии на входе синхронизации нарастающего фронта.




Рис. 22. Условные обозначения D-триггера микросхемы K155TM2 (а), иностранного эквивалента 7474 (б) и модели исследуемого триггера (в)

На рисунке 23 предложены условные обозначения JK-триггера микросхемы K155TB1 (а), модели микросхемы иностранного аналога 74LS72 (б) и модели JK-триггера (в), не привязанной к конкретной серии элементов и имеющей в отличие от упомянутых микросхем по одному входу J и K. Если в микросхемах K155TB1 и 7472 используются для подачи сигналов не все три входа J или три входа K, то на свободные входы необходимо подать уровень логической единицы. Асинхронные входы обладают максимальным приоритетом. То есть подача активного сигнала на один из асинхронных входов должна приводить к блокировке синхронных входов.




Рис. 23. Условные обозначения JK-триггера микросхемы K155TB1 (а), иностранного эквивалента 7472 (б) и модели исследуемого триггера (в)

Задание для подготовки к выполнению лабораторной работы

Изучить теоретический материал по лекциям и рекомендованной литературе. Составить временные диаграммы изучаемых триггеров с учётом номера варианта, таблицы 6 и рисунка входных сигналов (рис. 24) при изучении работы триггеров в статике (входные информационные сигналы формируются тумблерами, а синхронизирующие сигналы с помощью кнопок с антидребезговыми схемами при работе на стенде).




Рис. 24. Временные диаграммы вспомогательных сигналов

Таблица 6

Вариант	Входные сигналы триггеров	Вариант	Входные сигналы триггеров
1	$S=D=J=a$	7	$S=D=J=e$
	$R=K=b$		$R=K=b$
2	$S=J=a$	8	$S=J=d$
	$R=K=D=d$		$R=K=D=e$
3	$S=J=e$	9	$S=D=J=e$
	$R=K=D=a$		$R=K=f$
4	$S=D=J=f$	10	$S=D=J=f$
	$R=K=a$		$R=K=g$
5	$S=D=J=g$	11	$S=D=J=g$
	$R=K=a$		$R=K=e$
6	$S=D=J=b$	12	$S=D=J=f$
	$R=K=d$		$R=K=b$

Сигнал «с» используется в качестве синхросигнала в синхронных триггерах, а остальные сигналы используются в качестве информационных при построении поведения изучаемых триггеров. Если поведение триггеров изучается в динамике, то с учётом варианта необходимо определить, какой входной сигнал следует использовать в качестве сигнала синхронизации осциллографа.

Для каждого пункта в отчёте записать задание с учётом номера бригады, предложить схемы изучаемых триггеров, таблицы переходов, определить запрещённые комбинации входных сигналов, если они есть, построить временные диаграммы в статике, описать особенности работы триггеров.

Порядок выполнения работы

1. Изучение особенностей функционирования асинхронного RS-триггера на элементах И-НЕ.

а) Собрать асинхронный RS- триггер на элементах И-НЕ (см. рис. 20), формируя информационные сигналы R и S от тумблеров и выводя на индикацию как выходы, так и входы триггера. Используя таблицу переходов, проверить функционирование триггера. *Обратить внимание на запрещённую комбинацию входных сигналов. К каким уровням она приводит на выходах триггера? Объясните в отчёте наблюдае-*

мые на выходах сигналы. Проверить функционирование триггера с помощью временных диаграмм, построенных для данного триггера в процессе подготовки к лабораторной работе, убедиться в правильности построенных диаграмм.

б)* Проверить функционирование асинхронного триггера в динамике, используя в качестве сигналов S и R импульсы генератора стенда (например, $S=F2$, $R=F8$). Построить временные диаграммы входных сигналов (входы S и R) и обоих выходных сигналов с учётом взаимного расположения всех сигналов в реальном времени. При этом целесообразно сначала изобразить входной сигнал с минимальной частотой, затем под ним второй входной сигнал, затем оба выходных сигнала. Определить интервалы времени, где триггер оказывается в запрещённом состоянии, и отметить их каким-либо образом. Измерить задержки срабатывания триггера от фронта входного сигнала, который вызвал переход триггера в противоположное состояние, до соответствующего фронта выходного сигнала, стрелкой указав измеряемый интервал.

Пронаблюдать явление генерации в триггере при подаче импульсной последовательности одновременно на входы S и R ($S=R$). Если генерация не наблюдается, то можно увеличить возможность её появления. Для этого достаточно последовательно с выходом каждого элемента И-НЕ триггера ввести дополнительно неинвертирующие цепочки из двух инверторов каждая. В отчёт записать результаты испытаний триггера.

2. Изучение особенностей функционирования синхронного RS-триггера на элементах И-НЕ.

Собрать синхронный RS-триггер на элементах И-НЕ (см. рис. 21), формируя информационные сигналы с помощью тумблеров, а синхросигнал сформировать с помощью кнопки. Проверить функционирование триггера по таблице переходов и временным диаграммам, построенным при подготовке к занятию с учётом варианта и таблицы 6. Обратите внимание на запрещённую комбинацию входных сигналов и на поведение триггера при этом.

3. Изучение особенностей функционирования синхронного D-триггера с асинхронными входами R и S.

Изучить работу микросхемы K155TM2 в статике, построив таблицы переходов для входа D и асинхронных входов R и S . При подаче активного сигнала на любой асинхронный вход попробуйте записать информацию в триггер по синхронному входу D и по результатам эксперимента сделайте выводы, записав их в отчёте по лабораторной работе. Проверить работоспособность триггера с помощью временных диаграмм, построенных при подготовке к занятию. Обратите внимание на особенности приёма информации с входа D .

4. Изучение особенности функционирования JK-триггера с асинхронными входами R и S.

Исследовать поведение микросхемы K155TB1, построив таблицы переходов как для J и K входов, так и для асинхронных входов R и S . Попытайтесь записать информацию по синхронным входам при наличии активного сигнала на одном из асинхронных входов и сделайте выводы. Проверить функционирование с помощью временных диаграмм. Обратите внимание на работу триггера в режиме Т-триггера.

5. Предложите схемы асинхронных Т-триггеров на D-триггере и JK-триггере и испытайте их работу при подаче импульсов на счётный вход от кнопки или от генератора стенда. Постройте временные диаграммы работы этих тригге-

ров при воздействии на счётный вход трёх импульсов с учётом фронта переключения изучаемых триггеров.

6*. Синтезировать JK-триггер на базе D-триггера K155TM2 и мультиплексора K155КП2 и проверить его работоспособность на стенде. Представить схему в отчёте и объяснить её поведение.

7*. Построить временные диаграммы (при подготовке к лабораторной работе дома) для предложенной в таблице 7 триггерной схемы с учётом предложенных на рисунке 25 входных сигналов в предположении указанных начальных состояний триггеров. При построении временных диаграмм считаем элементы идеальными. Усложнить схему цепью начального сброса в заданное исходное состояние сигналом R (рис. 25) в предположении использования в схеме триггеров типа K155TM2 и K155ТВ1. Собрать разработанную схему на стенде и, формируя сигнал синхронизации от кнопки, а сигнал сброса в заданное исходное состояние от тумблера или используя сигналы с генератора стенда, убедиться в правильности построенных временных диаграмм. При моделировании следует учесть тот факт, что инвертор, формирующий синхросигнал на некоторых предлагаемых схемах, имеет задержку, в модели соизмеримую с задержкой модели триггера. Это может привести к нарушению логики работы схемы. Чтобы обеспечить работу схемы с учётом теоретических рассуждений в предположении идеальности инвертора, достаточно в цепи синхронизации триггеров непосредственно от сигнала С ввести неинвертирующий логический элемент, например, конъюнктор. Подобная ситуация возможна и на реальных элементах. Представить результаты в отчёте.




Рис. 25. Временные диаграммы входных сигналов триггерных схем

Контрольные вопросы

1. Чем отличается динамическое управление триггеров от статического?
2. Можно ли определить запрещенные комбинации входных сигналов для D- и JK- триггеров?
3. При каких условиях возможна генерация в асинхронном RS- триггере?
4. Чем отличается синхронный и асинхронный T- триггеры?
5. Как следует изменить схему синхронного RS-триггера на элементах И-НЕ, чтобы организовать дополнительно асинхронные входы S и R?
6. Какова продолжительность интервала приёма информации в динамическом триггере и в двухступенчатом триггере?

Таблица 7

вариант	схема	вариант	схема
1	$Q_2Q_1Q_0=011$	7	$Q_2Q_1Q_0=010$
2	$Q_2Q_1Q_0=101$	8	$Q_2Q_1Q_0=101$
3	$Q_2Q_1Q_0=101$	9	$Q_2Q_1Q_0=110$
4	$Q_2Q_1Q_0=011$	10	$Q_2Q_1Q_0=110$
5	$Q_2Q_1Q_0=010$	11	$Q_2Q_1Q_0=101$
6	$Q_2Q_1Q_0=011$	12	$Q_2Q_1Q_0=001$


Лабораторная работа № 4

ИЗУЧЕНИЕ ПРИНЦИПОВ РАБОТЫ И ИСПОЛЬЗОВАНИЯ РЕГИСТРОВ


Цель работы: изучить принципы работы и способы применения регистров.

Описание используемых микросхем

В лабораторной работе используется четырёхразрядный регистр K155ИР1, условное обозначение которого представлено на рисунке 26,а. Регистр реализован на базе двухступенчатых триггеров, формирующих результат по заднему фронту сигнала синхронизации. Особенностью микросхемы является наличие двух входов синхронизации, каждый из которых активен при выполнении соответствующей микрооперации. Чтобы исключить паразитные явления, изменение информационных сигналов и режима работы следует производить при логическом нуле на обоих входах синхронизации.



а)



б)

Рис. 26. Условное обозначение микросхемы K155ИР1 (а) и модели регистра (б), на которой можно смоделировать работу отечественной микросхемы

В зависимости от значения управляющего сигнала Е регистр может выполнять две микрооперации.

Если $E=1$, то разрешается параллельный приём информации (WRITE- запись) с входов данных D0, D1, D2, D3 под действием спадающего фронта сигнала синхронизации CWR (сигнал CWR переходит из “1” в “0”). Выполняется микрооперация: $RG:=D$.

Если $E=0$, то разрешается сдвиг хранимой информации вверх ($RG<$) по заднему фронту сигнала синхронизации сдвига $C>$. Если считать при этом разряд RG3 за старший, то осуществляется правый сдвиг (RS) содержимого регистра на один разряд, то есть выполняется микрооперация: $RG:= RS(RG,1)$. Одновременно со сдвигом в освободившийся разряд RG3 примется информация с входа D3>.

Если считать разряд RG3 за младший, то осуществляется левый сдвиг (LS) в сторону старших разрядов на один разряд: $RG:= LS(RG,1)$.

При изучении работы микросхемы допустимо на оба входа синхронизации одновременно подавать синхроимпульсы, поскольку активность входа зависит от уровня сигнала Е.

При выполнении лабораторной работы на компьютере возможно применение микросхемы 74195, условное обозначение которой предложено на рисунке 26,б.

Необходимо учитывать некоторые отличительные особенности микросхемы, которые приведут к несколько иным результатам, не совпадающим с результатами изучения микросхемы K155IP1. Например, активным фронтом синхросигнала в микросхеме K155IP1 является спадающий фронт, а в микросхеме 74195 – нарастающий, параллельная запись в первом случае производится по единичному уровню сигнала Е, а в микросхеме 74195 – по нулю. Но это не является принципиальным отличием и может быть учтено применением в соответствующих цепях инверторов. Необходимым требованием при выполнении работы является понимание происходящих в микросхеме процессов и умение объяснить наблюдаемое. Информационные входы при параллельном приёме помечены метками А, В, С, D, которым соответствуют выходы: QА, QВ, QС, QD. Подача на вход «CLR» нуля приводит к сбросу триггеров микросхемы в ноль. Поскольку в отечественной микросхеме асинхронный сброс не предусмотрен, на этот вход следует подавать пассивный уровень (единичный, то есть уровень логической единицы). При сдвиге поразрядно информация записывается с входов J и К, объединённых вместе. Вход синхронизации «CLK» по нарастающему фронту заставляет микросхему выполнять сдвиг информации сверху вниз, если на управляющем входе «SH/LD'» присутствует уровень логической единицы. Если на этом управляющем входе уровень нуля, то выполняется запись параллельно с входов параллельного приёма А, В, С, D. Пример включения микросхемы для знакомства с выполняемыми ею микрооперациями показан в файле «registr74195.ewb», а скорректированный вариант включения иностранной микросхемы с целью приближения по функциям к отечественной микросхеме K155IP1, предложен в файле «registr74195=ir1.ewb».

Используя сочетание регистра с комбинационным сумматором, можно расширить функциональные возможности регистра. На рисунке 27 предложены условные обозначения отечественного и иностранного четырёхразрядного комбинационного сумматора.




Рис. 27. Условное графическое обозначение микросхемы четырёхразрядного сумматора K155ИМЗ (а) и модели иностранного аналога (б)

Если соединить микросхему K155IP1 с сумматором так, как показано в виде функциональной схемы на рисунке 28, то образуется накапливающий сумматор.




Рис. 29. Временные диаграммы управляющих сигналов

2. Изучение особенностей работы сдвигающего регистра в счётчике Джонсона (Мёбиуса).

Подайте на входы $D[3/0]$ нули, а выход $RG0$ соедините через инвертор с входом $D3>$. Синхросигнал сформируйте от кнопки. Подав на вход E логическую единицу, нажатием кнопки запишите во все разряды регистра нули. Изменив состояние сигнала E на противоположное, подайте с помощью кнопки 9 импульсов, контролируя поведение выходных сигналов регистра. Постройте временные диаграммы синхросигнала, сигнала E и всех выходных сигналов регистра и объясните поведение.

3. Изучение особенностей работы накапливающего сумматора.

Соберите накапливающий сумматор (рис. 27) на стенде, используя тумблеры для формирования числа B на входах сумматора и управляющего сигнала E на входе регистра. Подключите к выходам регистра и сумматора индикаторы состояния. Подайте на входы B сумматора число из таблицы 8. При $E=0$ запишите подачей четырёх импульсов ноль в регистр. Измените состояние сигнала E на единичное. Подачей импульса на вход синхронизации запишите число в регистр. Обратите внимание на информацию, наблюдаемую на выходах регистра и сумматора. Объясните то, что видите. Подайте на входы B сумматора число 1101. Подачей импульса на вход синхронизации запишите в регистр сумму. Предполагая исходное состояние регистра равным нулю, постройте временные диаграммы работы накапливающего сумматора, на которых изобразите два импульса синхронизации, сигнал E , информацию на входах B сумматора, на выходах регистра и сумматора.

4. Изучение особенностей работы счётчика, построенного на базе накапливающего сумматора.

Превратите накапливающий сумматор в четырёхразрядный счётчик, который при подаче каждого импульса на синхронизирующий вход C выполняет предложенную в таблице 9 микрооперацию. Поясните работу счётчика временными диаграммами при произвольном исходном состоянии регистра и подаче двух импульсов синхронизации. Объясните предложенные временные диаграммы.

5*. Проектирование реверсивного счётчика

Используя схему накапливающего сумматора, на входах B предложите комбинационную схему, которая в зависимости от состояния дополнительного сигнала управления превращает схему в суммирующий или в вычитающий счётчик. Счёту подлежат импульсы, поступающие на вход синхронизации регистра. В режиме суммирования каждый синхроимпульс должен увеличивать состояние регистра на единицу (выполняется микрооперация $RG:=RG+1$), а в режиме вычитания – уменьшать на два (выполняется микрооперация $RG:=RG-2$). Определите, какой

уровень сигнала надо подать на вход режима работы микросхемы регистра. Смоделируйте всю схему на компьютере с дополнительным управляющим входом, опишите поведение и постройте временные диаграммы работы.

Таблица 9

Вариант	1	2	3	4	5	6
мко	$RG=RG+3$	$RG=RG-3$	$RG=RG+2$	$RG=RG-2$	$RG=RG+1$	$RG=RG-1$
Вариант	7	8	9	10	11	12
мко	$RG=RG+4$	$RG=RG-4$	$RG=RG+5$	$RG=RG-5$	$RG=RG+6$	$RG=RG-6$

мко – микрооперация

Контрольные вопросы

1. Что такое регистр?
2. Есть ли отличия в условном обозначении регистра в зависимости от того, реализован регистр на триггерах с динамическим управлением или на двухступенчатых триггерах?
3. Отличаются ли сдвигающие регистры по направлению сдвига схемотехнически?
4. Чем отличается комбинационный сумматор от накапливающего сумматора?
5. С какой целью может использоваться вход переноса в младшем разряде сумматора при выполнении алгебраического суммирования?
6. Если в регистре накапливающего сумматора ноль, а на входе сумматора число N, то какое число будет непосредственно на выходах комбинационного сумматора после записи числа N в регистр?

Лабораторная работа № 5

ИЗУЧЕНИЕ ПРИНЦИПОВ РАБОТЫ И ИСПОЛЬЗОВАНИЯ СЧЁТЧИКОВ

Цель работы: изучить принципы работы и способы применения двоичных счётчиков.

Описание используемых микросхем

В лабораторной работе используются микросхемы двоичных счётчиков с последовательным переносом K155ИЕ5 и с параллельным переносом K155ИЕ7.

Микросхема K155ИЕ5 (рис. 30,а) представляет сочетание Т-триггера (Т) и двоичного счётчика на три разряда (СТ2). Вход +1Т является счётным входом Т-триггера с выходом Q0, а вход +1СТ является счётным входом трёхразрядного счётчика СТ2 с выходами Q1, Q2, Q3. Для организации четырехразрядного счётчика необходимо соединить Т-триггер и трёхразрядный счётчик цепью переноса, как показано на рисунке 30,а. Тогда вход +1Т будет счётным входом четырехразрядного счётчика. Конъюнкция единичных уровней на входах R приводит все триггеры в нулевое состояние.




Рис. 30. Условное обозначение микросхемы K155ИЕ5 и её иностранного аналога 7493

В микросхеме 7493 (рис. 30,б) Т-триггер имеет вход СКА и выход QA, а счётчик имеет вход СКВ с выходами QB, QC, QD. Входы R01 и R02 являются входами сброса в ноль.

Микросхема K155ИЕ7 представляет четырехразрядный реверсивный счётчик с возможностью занесения параллельно четырехразрядного числа (рис. 31,а). Суммирующий вход +1 одновременно со своей основной функцией является входом разрешения вычитания импульсов, поступающих по входу -1. Аналогично (только при подаче на вход -1 уровня логической единицы) счётчик будет подсуммировать импульсы, поступающие на вход +1. По входам данных D[3/0] в счётчик по нулевому уровню синхросигнала С может быть записано двоичное число. Уровнем логической единицы по входу R счётчик может быть сброшен в ноль. Если в режиме суммирования при состоянии счётчика 1111 поступает на суммирующий вход уровень нуля, то нулевой уровень формируется на выходе CR, являющемся выходом сигнала переноса в следующий разряд при сложении. Если в режиме вычитания при состоянии счётчика 0000 поступает на вычитающий вход уровень логического нуля, то нулевой уровень формируется на выходе заёма BR, который является выходом сигнала переноса при вычитании. Микрооперация суммирования или вычитания выполняется по переднему фронту соответствующего входного сигнала.

Микросхема 74191 (рис. 31,б) не является аналогом отечественной микросхемы K155ИЕ7, но может быть использована для выполнения лабораторной работы. По нарастающему фронту синхросигнала «CLK» в зависимости от состояния сигнала

ла «D/U'» счётчик суммирует или вычитает при наличии нуля на входе разрешения счёта (вход переноса) «CTEN», формируя на выходе «RCO» ноль при переносе, а на выходе «MAX/MIN» формирует признак переполнения. Параллельная загрузка реализуется при нуле на входе «LOAD». При выполнении работы на компьютере адаптируйте требования порядка выполнения к используемой микросхеме, если это необходимо.




Рис. 31. Условное обозначение микросхемы K155IE7 и иностранной микросхемы реверсивного счётчика 74191

Задание для подготовки к выполнению лабораторной работы

Изучить теоретический материал по лекциям и рекомендованной литературе. Построить временные диаграммы поведения счётчиков с учётом заданий на работу, если их поведение вам понятно, разработайте схему счётчика с произвольным модулем счёта и поясните его работу временными диаграммами.

Порядок выполнения работы

1. Изучение особенностей функционирования счётчиков на D-триггерах и JK-триггерах.

1.1. Построить двухразрядный суммирующий счётчик на D-триггерах K155TM2. Подавая на счётный вход импульсы, наблюдайте и объясните поведение счётчика. Постройте временные диаграммы работы.

1.2. Построить двухразрядный вычитающий счётчик на JK-триггерах K155TB1. Подавая на счётный вход импульсы, наблюдайте и объясните поведение счётчика. Постройте временные диаграммы работы.

2. Изучение особенностей работы микросхем счётчиков.

2.1. Изучение микросхемы K155IE5. Соберите предложенную на рисунке 30 схему, подавая на счётный вход и на соединённые вместе входы сброса сигналы с моделей тумблеров. Выходы счётчика подключите к индикации. При подаче на вход R логической единицы подайте несколько импульсов на счётный вход. Объясните наблюдаемую картину. При нуле на входе R подайте импульсы на счётный вход, построьте временные диаграммы поведения счётчика при подаче пяти импульсов и объясните работу.

2.2. Изучение микросхемы K155IE7.

Наберите на входах параллельного занесения информации число, предложенное в таблице 8. Кратковременной подачей на вход синхронизации при параллельном занесении логического нуля запишите это число в счётчик. Затем в режиме суммирования, если номер вашего варианта чётный, и вычитания, если номер вашего варианта нечётный, добейтесь переполнения счётчика. После переполнения измените направление счёта на противоположное и добейтесь переполнения в данном режиме. Постройте временные диаграммы поведения всех входных и выходных сигналов счётчика и объясните увиденное.

3. Изучение работы счётчика с произвольным модулем счёта.

Используя вход R, на основе K155ИЕ5 разработайте счётчик с основанием счёта, выбранным из таблицы 8. Смоделируйте синтезированную схему и проверьте её работу. Постройте временные диаграммы.

Контрольные вопросы

1. Что такое счётчик?
2. Чем отличается счётчик с последовательным переносом от счётчика с параллельным переносом (по быстродействию и по используемым Т-триггерам)?
3. Почему изготавливают микросхемы суммирующих и реверсивных счётчиков, но не изготавливают микросхемы вычитающих счётчиков?
4. Чем схемотехнически отличаются суммирующие и вычитающие счётчики?
5. Предложите схему суммирующего счётчика на два разряда на D- и JK-триггерах.
6. Каков модуль счёта у десятичного счётчика?
7. Как можно менять модуль счёта у счётчика, имеющего вход сброса в ноль?

Лабораторная работа № 6

ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ

Цель работы: Ознакомление с принципом работы и испытание интегрального цифро-аналогового преобразователя.

ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ И РАСЧЁТНЫЕ ФОРМУЛЫ

1. СТРУКТУРА РЕЗИСТИВНЫХ МАТРИЦ ЦАП

При построении устройств, связывающих цифровое устройство с объектами, использующими информацию в непрерывно изменяющейся форме, требуется преобразование информации из аналоговой формы в цифровую и из цифровой в аналоговую. Устройство, осуществляющее автоматическое преобразование непрерывно изменяющихся во времени аналоговых значений физической величины (напряжения, тока) в эквивалентные значения числовых кодов, называют *аналого-цифровым преобразователем* (АЦП). Устройство, осуществляющее автоматическое преобразование входных значений, представленных числовыми кодами, в эквивалентные им значения какой-нибудь физической величины (напряжения, тока и др.), называют *цифроаналоговым преобразователем* (ЦАП).

Итак, цифроаналоговый преобразователь предназначен для прямого преобразования входного двоичного кода, например, $A_i(a_2a_1a_0)$ в аналоговый эквивалент. Выходная аналоговая величина, обычно напряжение $u_{вых}$, иногда нормированное $u_{вых.н} = u_{вых}/u_{вых.мах}$, соответствует кодовой комбинации A_i , поступившей на вход, и воспроизводится для дискретных моментов времени (рис. 6.1, а). Сменяющиеся входные цифровые коды обуславливают сменяющееся ступенчатое напряжение на выходе (L – идеальная передаточная характеристика ЦАП).

Существует два широко распространенных способа цифроаналогового преобразования с использованием:

- резистивной матрицы с весовыми двоично-взвешенными сопротивлениями;
- резистивной матрицы с двумя номиналами сопротивлений, которую обычно называют матрицей $R-2R$.

ЦАП с весовыми двоично-взвешенными сопротивлениями (рис. 6.1, б) состоит: из n переключателей S_i (по одному на каждый разряд), управляемых двоичным кодом A_i ; из матрицы двоично-взвешенных резисторов с сопротивлениями $2^{n-1}R$; источника опорного напряжения u_0 и выходного операционного усилителя ОУ, с помощью которого суммируются токи, протекающие через резисторы с двоично-взвешенными сопротивлениями, для получения аналогового выходного напряжения $u_{вых}$.

Каждый i -й разряд управляет переключателем S_i , который подключается к источнику опорного напряжения u_0 , когда $a_i = 1$, или к общей шине, когда $a_i = 0$. Сопротивления резисторов $2^{n-1}R$ (n – номер разряда входного кода), соединенных с ключами, таковы, что обеспечивают пропорциональность в них тока двоичному весу соответствующего разряда входного кода. Следовательно, ток на входе ОУ и выходное напряжение ЦАП:

$$i = \frac{a_{n-1}u_0}{R} + \frac{a_{n-2}u_0}{2R} + \dots + \frac{a_1u_0}{2^{n-1}R} + \frac{a_0u_0}{2^n R}; \quad u_{вых} = -R_{oc}i = -u_0 \frac{R_{oc}}{2^n R} \sum_{i=0}^{n-1} a_i 2^i.$$




Рис. 6.1

Напряжение на выходе ЦАП пропорционально "весу" присутствующего на входах кода, а максимальное значение имеет место, когда все разряды примут значение 1, т. е.

$$u_{max} = \left| u_0 \frac{(2^n - 1)R_{oc}}{2^n R} \right|,$$

и оно всегда меньше опорного напряжения на шаг квантования $u_0 R_{oc} / (2^n R)$.

Номиналы сопротивлений резисторов в младшем и старшем разрядах отличаются в 2^{n-1} раз и должны быть выдержаны с высокой точностью. Например, для 12-разрядного ЦАП использование в старшем разряде резистора с сопротивлением 10 кОм потребует включения в младший разряд преобразователя резистора с сопротивлением порядка 20 МОм. Широкий набор номиналов резисторов и требования их высокой точности, в особенности при значительном числе разрядов n входного кода, создают трудности при реализации ЦАП посредством интегральной технологии.

Во второй схеме ЦАП с матрицей $R-2R$ используют резисторы с двумя номиналами сопротивлений, причём резисторы с сопротивлением R включены в каждый разряд (см. рис. 6.2 при $n = 3$). Однако в этой схеме увеличиваются значения паразитных ёмкостей.




Рис. 6.2

Принцип функционирования схемы основан на свойстве резистивного делителя $R-2R$ сохранять постоянное сопротивление нагрузки для источника опорного напряжения при замыкании ключей. Вследствие этого на выводах резистора R , начиная со старшего $n - 1$ разряда, опорное напряжение последовательно делится пополам, как и входящий в каждый узел матрицы ток. При этом напряжение на выходе преобразователя с матрицей $R-2R$:

$$u_{\text{вых}} = -u_0 \frac{R_{\text{ос}}}{R} (a_{n-1} 2^{-1} + a_{n-2} 2^{-2} + \dots + a_1 2^{-(n-1)} + a_0 2^{-n}) = -u_0 \frac{R_{\text{ос}}}{2^n R} \sum_{i=0}^{n-1} a_i 2^i.$$

Таким образом, выходное напряжение ЦАП пропорционально сумме напряжений со своими весами, обусловленными переключателями, подключенными к источнику опорного напряжения u_0 .

Недостатком ЦАП с матрицей $R-2R$ является сильное влияние на точность преобразования нестабильности сопротивлений переключателей в замкнутом состоянии, что снижает временную и температурную стабильность характеристик ЦАП. Этот недостаток в значительной степени удаётся устранить в схемах код-напряжение, выполненных на базе полупроводниковой технологии с использованием тонкоплёночных резисторов на кристалле и переключателей на КМДП-транзисторах, в которых нелинейность от $\pm 0,8\%$ до $\pm 0,003\%$ от опорного напряжения u_0 , время установления тока от 5 мкс до десятых долей микросекунд и менее, часто выходной диапазон напряжения ± 5 В. Опорное напряжение в схемах ЦАП может выбираться разной полярности или двуполярным.

2. ОСНОВНЫЕ ПАРАМЕТРЫ ЦАП

Основными параметрами ЦАП являются число разрядов $n = 8, \dots, 24$ и *абсолютная разрешающая способность* – среднее значение минимального изменения сигнала на выходе ЦАП, обусловленное увеличением или уменьшением его кода на единицу. Теоретически ЦАП, преобразующий n -разрядные двоичные коды, должен обеспечить 2^n различных значений выходного сигнала с разрешающей способностью $1/(2^n - 1)$. При числе разрядов $n = 8$ количество независимых квантов (ступеней) выходного напряжения ЦАП равно $2^8 - 1 = 255$, при $n = 12$, $2^{12} - 1 = 4095$ и т. д.

Абсолютное значение минимального кванта напряжения определяется как предельным принимаемым числом $2^n - 1$, так и максимальным выходным напряжением ЦАП, по-другому называемым напряжением шкалы или опорным напряжением u_0 . Значение абсолютной разрешающей способности ЦАП, часто обозначаемое ЗМР (значение младшего разряда), при $n = 8$ и опорном напряжении $u_0 = 5$ В

$$\text{ЗМР} = u_0 / (2^8 - 1) = 5 / 255 \approx 0,0196 \text{ В} = 19,6 \text{ мВ}.$$

Отличие реального значения разрешающей способности от теоретического обусловлено погрешностями и шумами входящих в ЦАП узлов. Точность ЦАП определяется значением абсолютной погрешности δ_a и нелинейностью преобразователя δ_n . *Абсолютная погрешность* δ_a характеризуется отклонением максимального значения выходного напряжения u_{max} от расчётного, соответствующего конечной точке характеристики идеального преобразователя, и измеряется обычно в единицах ЗМР.

Нелинейность преобразователя δ_n характеризует отклонение действительной характеристики от линейной (от прямой линии L , см. рис. 7.1, а), проведенной через центры ступенек или через нуль и точку максимального значения выходного сигнала.

Из динамических параметров наиболее важным является максимальная частота преобразования f_{max} (десятки и сотни кГц) – наибольшая частота дискретизации, при которой параметры ЦАП соответствуют заданным значениям.

Работа ЦАП часто сопровождается специфическими переходными импульсами в выходном сигнале, возникающими из-за разности времени открывания и закрывания аналоговых переключателей в ЦАП. Особенно значительны выбросы проявляются, когда входной код 01...111 сменяется кодом 10...000, а переключатель старшего

разряда ЦАП открывается позже, чем закрываются переключатели младших разрядов. Вследствие определённой идеализации при моделировании библиотечных ЦАП среды MS10 не всегда удаётся определить отмеченные выше параметры.

Библиотечные интегральные схемы ЦАП среды MS10 требуют для своей работы подключения только постоянного эталонного напряжения, заземления и входных сигналов.

УЧЕБНЫЕ ЗАДАНИЯ И МЕТОДИЧЕСКИЕ УКАЗАНИЯ К ИХ ВЫПОЛНЕНИЮ

Задание 1. Запустить среду Multisim. Открыть файл **6.3.ms10** или собрать на рабочем поле среды Multisim схему для испытания интегрального *цифроаналогового преобразователя* (рис. 6.3, а) и **установить** в диалоговых окнах компонентов их параметры или режимы работы. **Скопировать** схему (рис. 6.3, а) на страницу отчёта.




Рис.6.3

В схеме (рис. 6.3, а) использован библиотечный (**Mixed**) 8-разрядный цифроаналоговый преобразователь **DAC**, на входы которого подаются сформированные с помощью переключателей **0**, ..., **7** двоичные коды от 00000000_2 до 11111111_2 (FF_{16} или 255_{10}). Выходное напряжение ЦАП можно измерить с помощью вольтметра **V1** или осциллографа **XSC1**, воспользовавшись визирными линиями, расположенными на его экране.

Задание 2. Получить на экране осциллографа **XSC1** ступенчатое выходное напряжение ЦАП (рис. 6.3, б). Для этого нужно вначале **замкнуть** переключатель **0**, т. е. **подать** напряжение 5 В на вход **D0** ЦАП, и **запустить** программу моделирования. На выходе ЦАП формируется напряжение, равное ЗМР. Затем во время остановок моделирования **замыкать** поочерёдно переключатели **1**, **2**, ..., **7**, подавая входные десятичные комбинации 3, 7, 15, 31, 63, 127, 255 на входы **D0**, ..., **D7** ЦАП (рис. 6.3, б).

Повторить эксперимент, подавая на входы ЦАП сформированные с помощью переключателей шестнадцатеричные коды от 0 до FF (255_{10}) через шаг 10_{16} (16_{10}) и занося в табл. 6.1 показания вольтметра **V1** (значения выходного напряжения $u_{вых}$ ЦАП) при напряжении источника **VCC** $u_0 = 5$ В. **Найти** частичные и усредненное значение МЗР. **Построить** график

$u_{вых}(N)$, выбрав соответствующие масштабы для напряжений и входных десятичных чисел N , откладываемых по осям координат.

Таблица 6.1

№ п/п	Входной десятичный код N	Выходное напряжение, $u_{вых}$, В	Напряжение ступени $u_{вых2} - u_{вых1}$, В	Значение младшего разряда МЗР = $(u_{вых2} - u_{вых1})/16$, В
1	0	0	0	–
2	15			
3	31			
4	47			
5	63			
6	79			
7	95			
8	111			
9	127			
10	143			
11	159			
12	175			
13	191			
14	207			
15	223			
16	239			
17	255			

Задание 3. Открыть файл **6.4.ms10** или собрать на рабочем поле среды Multisim схему для испытания *цифроаналогового преобразователя* (рис. 6.4, а) и установить в диалоговых окнах компонентов их параметры или режимы работы. Скопировать схему (рис. 6.4, а) на страницу отчёта.

Провести моделирование ЦАП, запрограммировав генератор **XWG1** (частота генерации сигналов $f_c = 1$ кГц) на возрастание и убывание шестнадцатеричных чисел от 0 до FF (255_{10}) при шаге 10_{16} (16_{10}).

Составить таблицу и занести в неё выходные напряжения ЦАП и величину ступеней, которые выводятся в нижнем окне осциллографа **XSC2**.

Измерение напряжений проводить с помощью визирных линий осциллографа, устанавливая их на двух соседних ступенях (см. рис. 6.4, б) при различных кодовых комбинациях на выходе генератора **XWG1** и напряжении $u_o = 5$ В источника **VCC**.




Рис. 6.4

Так, при входных десятичных числах 175 и 191 и напряжении $u_o = 5$ В выходные напряжения ЦАП соответственно равны 3,437 В и 3,750 В, а напряжение ступени – 312,5 мВ. При этом $ЗМР = 312,5/16 = 19,53$ В. **Найти и сравнить** усреднённое значение ЗМР с расчётным значением.

Установить напряжение $u_o = 10$ В источника VCC и **повторить** моделирование ЦАП при опорном напряжении 10 В. **Построить** графики $u_{вых}(N)$ при $u_o = 5$ В и $u_o = 10$ В на одном рисунке, выбрав соответствующие масштабы для напряжений и входных десятичных чисел N , откладываемых по осям координат.

СОДЕРЖАНИЕ ОТЧЁТА

1. Наименование и цель работы.
2. Перечень приборов, использованных в экспериментах, с их краткими характеристиками.
3. Изображения электрических схем для испытания цифроаналогового преобразователя.
4. Копии графиков выходного напряжения исследуемого ЦАП, отображающих его работу.
5. Графики $u_{вых}(N)$ при различных значениях опорного напряжения.
6. Выводы по работе.

ТЕСТОВЫЕ ЗАДАНИЯ К РАБОТЕ 7

1. Укажите **назначение** ЦАП.
 - Для преобразования информации в аналоговой форме в цифровые коды
 - Для преобразования цифрового кода N в пропорциональное аналоговое значение напряжения $u(N)$
 - Для деления числа или частоты повторения импульсов на заданный коэффициент K
 - Для преобразования информации из последовательной во времени формы представления в параллельную форму
2. Укажите, какая **структура резистивных матриц** ЦАП имеет преимущество при изготовлении преобразователя посредством интегральной технологии?
 - Матрица с весовыми резисторами

- При изготовлении ЦАП с помощью интегральной технологии структура матриц не играет существенного значения, так как высокая точность и быстродействие систем код-напряжение зависят от типа переключателей (ключей) во входной разрядной цепи
 - Матрица $R-2R$
3. Определите понятие "**абсолютная разрешающая способность**" ЦАП.
- Это возможное количество уровней аналогового сигнала, делённое на количество двоичных разрядов входного кода
 - Это наибольшее значение отклонения аналогового сигнала от расчётного.
 - Это максимальное отклонение ступенчато нарастающего выходного сигнала от прямой линии, соединяющей точки нуля и максимального выходного сигнала
 - Это среднее значение минимального изменения сигнала на выходе ЦАП, обусловленное увеличением или уменьшением его кода на единицу
4. Укажите, для чего выбирают опорное напряжение **двуполярным**?
- Чтобы преобразовать двоичные коды в ток
 - Для обеспечения работы ЦАП, содержащего резистивную матрицу с весовыми резисторами, диодные ключи и систему управления ключами
 - Для увеличения диапазона $\pm u_{вых}$ выходного напряжения
 - Чтобы получать на выходе двуполярное напряжение $\pm u_{вых}$ при различных входных кодах
 - Чтобы максимальное выходное напряжение ЦАП не было меньше опорного напряжения u_o на величину ЗМР (ЗМР – значение младшего разряда)
5. Укажите **перспективы развития** ЦАП.
- ☐ Повышение быстродействия ключей и уменьшение времени установки ОУ
 - ☐ Построение ЦАП без резистивной матрицы
 - ☐ Применение стабилизированных источников опорного напряжения
 - ☐ Уменьшение разрядности преобразователя код-напряжение (до 4...6)
 - ☐ Улучшение качества резистивных матриц

Лабораторная работа № 7

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Цель работы: Ознакомление с принципом работы и испытание интегрального 8-разрядного аналого-цифрового преобразователя.

ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ И РАСЧЁТНЫЕ ФОРМУЛЫ

1. СТРУКТУРНАЯ СХЕМА АЦП ПОСЛЕДОВАТЕЛЬНОГО ДЕЙСТВИЯ

Аналого-цифровой преобразователь (АЦП) – устройство, предназначенное для преобразования аналоговых величин в их цифровой эквивалент в различных системах исчисления. Входным сигналом АЦП в течение некоторого промежутка времени Δt является постоянное напряжение, равное отсчёту $u_{\text{вх}}(k\Delta t)$ входной аналоговой функции $u_{\text{вх}}$. За это время на выходе АЦП формируется цифровой (обычно двоичный) код

$$A_i(a_{n-1}a_{n-2}\dots a_1a_0),$$

соответствующий дискретному отсчёту напряжения $u_{\text{вх}}(k\Delta t)$. Количественная связь для любого момента времени определяется соотношением

$$A_i = u_{\text{вх}}(k\Delta t) / \Delta u \pm \delta_i,$$

где Δu – шаг квантования входного аналогового напряжения $u_{\text{вх}}$; δ_i – погрешность преобразования напряжения $u_{\text{вх}}(k\Delta t)$ на данном шаге.

Физический процесс аналого-цифрового преобразования состоит из дискретизации по времени аналогового сигнала, квантования по уровню и кодирования [8]. Процесс *дискретизации* аналогового сигнала длительностью $t_{\text{вх}}$ выполняется в соответствии с теоремой Котельникова, определяющей необходимый шаг дискретизации $\Delta t \leq 1/(2f_m)$, где f_m – максимальная частота спектра входного сигнала, и число шагов $M = t_{\text{вх}}/\Delta t$.

Процесс *квантования по уровню* дискретизированной функции $u_{\text{вх}}(k\Delta t)$ заключается в отображении бесконечного множества её значений на некоторое множество конечных значений $u_{\text{д}}(k)$, равное числу уровней квантования $N = u_{\text{вх.мах}}/\Delta u$. Процесс квантования по уровню (округление каждого значения $u_{\text{вх}}(k\Delta t)$ до ближайшего уровня $u_{\text{д}}(k)$) приводит к возникновению ошибки (шума) квантования, максимальное значение которой $\pm 1/2\Delta u$ определяется разрядностью используемого выходного кода. При увеличении разрядности выходного кода ошибка квантования может быть уменьшена до сколь угодно малой величины, но не может быть сведена к нулю выбором параметров устройства, так как она присуща данному алгоритму.

Процесс *кодирования* заключается в замене найденных квантованных $N + 1$ значений входного сигнала $u_{\text{д}}(k)$ некоторыми цифровыми кодами.

На рис. 7.1, а приведена характеристика идеального АЦП в нормированных единицах входного напряжения $u_{\text{вх.н}} = u_{\text{вх}}/u_{\text{вх.мах}}$. Кроме ошибки квантования, при оценке точности АЦП учитывают дополнительные погрешности: *инструментальную* (погрешность смещения нуля, вызывающей смещение пунктирной прямой L влево или вправо от начала координат, см. рис. 7.1, а) и *апертурную*, возникающую из-за несоответствия значения входного сигнала $u_{\text{д}}(k)$ преобразованному цифровому

коду A_i . Несоответствие возникает, если входной сигнал в течение интервала дискретизации Δt изменяется более чем на значение шага квантования Δu .




Рис. 7.1

2. ОСНОВНЫЕ ПАРАМЕТРЫ АЦП

К основным параметрам АЦП относят:

- число разрядов выходного кода $n = 8, \dots, 16$, отображающего исходную аналоговую величину, которое может формироваться на выходе АЦП. При использовании двоичного кода $n = \log_2(N + 1)$, где $N + 1$ – максимальное число кодовых комбинаций (уровней квантования) на выходе АЦП;

- диапазон изменения входного напряжения $u_{вх.мах}$. Отметим, что АЦП может обрабатывать входную информацию в виде однополярного аналогового напряжения с пределами $0 \dots u_{вх.мах}$ и двуполярного $\pm u_{вх.мах} / 2$;

- абсолютная разрешающая способность $ЗМР = \Delta u$ (значение младшего разряда) – среднее значение минимального изменения входного сигнала $u_{вх}$, обуславливающего увеличение или уменьшение выходного кода на единицу. Значение ЗМР определяется разрядностью выходного кода и диапазоном входного напряжения;

- абсолютная погрешность δ_i преобразования в конечной точке шкалы есть отклонение реального максимального значения входного сигнала $u_{вх.мах}$ от максимального значения идеальной характеристики L АЦП (см. рис. 8.1, а). Обычно δ_i измеряется в ЗМР;

- максимальная частота преобразования (десятки и сотни кГц);

- время преобразования входного сигнала: $t_{пр.мах} \leq (1/2)\Delta t$.

Состав АЦП в отличие от ЦАП может изменяться в значительной степени в зависимости от выбранного метода преобразования и способа его реализации. Наибольшее распространение получили три основных метода: последовательного счёта, поразрядного кодирования и считывания.

Метод последовательного счёта основан на уравнивании входной величины суммой одинаковых по величине эталонов (суммой шагов квантования). Момент уравнивания определяется с помощью одного компаратора, а количество эталонов, уравнивающих входную величину, подсчитывается с помощью счётчика.

Метод поразрядного кодирования (уравнивания) предусматривает наличие нескольких эталонов (часто реализованных в виде уравнивающего сдвигающего регистра), обычно пропорциональных по величине степеням числа 2, и сравнение этих эталонов с аналоговой величиной. Сравнение начинается с эталона старшего разряда. В зависимости от результата этого сравнения формируется значение старшего разряда выходного кода. Если эталон больше входной величины, то в старшем разряде ставит-

ся 0 и далее производится уравнивание входной величины следующим по значению эталоном. Если эталон равен или меньше входной величины, то в старшем разряде выходного кода ставится 1 и в дальнейшем производится уравнивание разности между входной величиной и первым эталоном.

Наибольшим быстродействием обладают преобразователи, построенные по методу считывания. Метод считывания подразумевает наличие $2^n - 1$ эталонов при n -разрядном двоичном коде. Входная аналоговая величина одновременно сравнивается со всеми эталонами. В результате преобразования получается параллельный код в виде логических сигналов на выходах $2^n - 1$ компараторов.

3. ВАРИАНТ РЕАЛИЗАЦИИ АЦП ПОСЛЕДОВАТЕЛЬНОГО СЧЁТА

В качестве примера рассмотрим структурную схему АЦП последовательного счёта с ЦАП в цепи обратной связи (рис. 8.1, б) и вариант её реализации (рис. 8.2). По сигналу "Пуск" на вход обнуленного счётчика СТ начинают подаваться импульсы генератора тактовой частоты ГТИ (см. рис. 8.1, б). По мере поступления этих импульсов растёт входной код ЦАП и ступенчато повышается напряжение $u_{ц\text{ап}}$ на его выходе, причем уровень ступени соответствует шагу квантования Δu входного напряжения $u_{вх}$ АЦП.

Процесс преобразования заканчивается, когда напряжение $u_{ц\text{ап}}$ станет чуть больше входного напряжения $u_{вх}$ АЦП, поданного на вход ОУ, на котором собран компаратор. При этом работа счётчика прекращается, а на его выходе устанавливается код A_i , являющийся цифровым эквивалентом напряжения $u_{вх}$.

Согласно рассмотренной структурной схеме АЦП на рис. 7.2 приведен вариант реализации модели 4-разрядного АЦП последовательного счёта с ЦАП, состоящего из операционного усилителя **OPAMP1** и резистивной матрицы **R1**, ..., **R4** со взвешенными сопротивлениями. Переключатели **Key1**, ..., **Key4** в схеме (при разомкнутом ключе **Space**) служат для проверки работы счётчика СТ, а осциллограф **XSC1** – для снятия осциллограмм напряжения с выхода ЦАП и входа компаратора.

При запуске моделирования АЦП, сформированные генератором **E1** импульсы подаются на вход счётчика СТ, число которых последовательно высвечивается на 7-сегментном индикаторе. Выходные поразрядные сигналы со счётчика поступают также на входы логического анализатора **XLF1** и входы резистивной матрицы **R1**, ..., **R4**, а суммарное напряжение с матрицы – на вход ОУ. Ступенчатое напряжение $u_{ц\text{ап}}$ с выхода **OPAMP1** (рис. 8.3) подаётся на вход компаратора, собранного на операционном усилителе **OPAMP2**. На этот же вход подано постоянное напряжение $u_{вх}$ с генератора **E7** через делитель **R6-R7**. В момент, когда указанные напряжения сравниваются, компаратор срабатывает, на элемент И (**AND**) подаётся логический 0 и прекращается работа счётчика, а на индикаторе высвечивается цифровой код (число шагов квантования), соответствующий уровню $u_d(k)$.

Анализ временных диаграмм сигналов с выхода счётчика и осциллограмм напряжений с входов компаратора (см. рис. 7.3) показывает, что счётчик прервал счёт с приходом двенадцатого тактового импульса, поэтому на 7-сегментном индикаторе высветилось число C_{16} (12_2) (см. рис. 7.2).

Погрешность преобразования зависит от шага квантования (высоты ступени напряжения $u_{ц\text{ап}}$), погрешности в формировании ступенчатого напряжения $u_{ц\text{ап}}$ и ошибки компаратора в определении равенства $u_{вх}$ и $u_{ц\text{ап}}$. Время преобразования

непостоянно и зависит от уровня напряжения u_{ex} . При заданном числе разрядов АЦП время преобразования определяется числом периодов счетных импульсов.




Рис. 7.2




Рис. 7.3

По структуре построения ИМС АЦП подразделяют на АЦП с применением ЦАП и без них. К БИС АЦП без ЦАП, например ИМС КР572ПВ2, К107ПВ2 и др., относят АЦП последовательного счёта с двойным интегрированием (на первом такте – входного напряжения, на втором – эталонного напряжения с преобразованием результатов интегрирования во временной интервал и в эквивалентный цифровой

код) для сглаживания импульсных помех, повышения точности и помехозащищённости данного типа АЦП [12].

Платы АЦП/ЦАП, например, модели LTC российской компании ЗАО "Л-КАРД", широко применяют в цифровых измерительных приборах, в системах и устройствах обработки и отображения информации, в автоматических системах контроля и управления, в устройствах ввода-вывода информации ЭВМ и т. д.

Основные направления развития АЦП – повышение быстродействия основных узлов, в частности, компараторов до 5...10 нс, повышение их точности до 0,05...0,005%, увеличение разрядности преобразователей до 24, использование микропроцессоров в преобразователях.

УЧЕБНЫЕ ЗАДАНИЯ И МЕТОДИЧЕСКИЕ УКАЗАНИЯ К ИХ ВЫПОЛНЕНИЮ

Задание 1. Запустить Multisim (щёлкнув мышью на команде. Открыть файл 7.4.ms10 или собрать на рабочем поле среды Multisim схему для испытания аналого-цифрового преобразователя с ЦАП (рис. 7.4) и установить в диалоговых окнах компонентов их параметры или режимы работы. Скопировать схему (рис. 7.4) на страницу отчёта.




Рис. 7.4

В схему (рис. 7.4) включены собственно библиотечный 8-разрядный АЦП (ADC); источники опорного напряжения **E1** и **E2** (подключены к входам **Vref+** и **Vref-** АЦП); генератор **E4** для синхронизации работы (подключен к входу **SOC**) и разрешения (вход **OE**) на выдачу двоичной информации на выходы **D0**, ..., **D7** АЦП, с которыми соединены входы логического анализатора **XLA1** и пробники **X0**, ..., **X7**; функциональный генератор **XFG1** в качестве источника входного сигнала $u_{вх}$ (подключен к входу **Vin**); ЦАП (**DAC**) и осциллограф **XSC1**. Выход **EOC** служит для передачи двоичной информации АЦП, например, на ЭВМ.

Задание 2. Исследовать точность преобразования АЦП уровней входного напряжения $u_{вх}$ в цифровой код с помощью пробников **X0**, ..., **X7**, логического анализатора **XLA1**, а также ЦАП и осциллографа **XSC1**.

С этой целью:

– временно **удалить** провод 1 (см. рис. 8.4) и подключить вход **Vin** АЦП к положительному полюсу источника постоянного напряжения **E3**;

– **составить** таблицу, аналогичную табл. 8.1, в первый столбец которой записать уровни напряжения

$u_{вх} = 0,1; 0,2; 0,5; 1,0; 1,5; 2,0; 2,4; -0,5; -1,0; -2,0$ В,

поочерёдно задаваемые в диалоговом окне генератора **E3**;

– **установить** в диалоговых окнах генераторов **E1** и **E2** ЭДС $E_1 = 2,5$ В, и ЭДС $E_2 = -2,5$ В;

– **запустить** программу моделирования АЦП и **вносить** в поля составленной таблицы значения напряжения $u_{вых(ЦАП)}$ с выхода ЦАП, измеряемые на экране осциллографа с помощью визирной линии; двоичный эквивалент $D_{(2)}$ преобразуемого напряжения, определяемый по свечению пробников **X7**, ..., **X0**; шестнадцатеричный код $D_{(16)}$, считываемый с дисплея анализатора **XLA1**;

– получаемые с выхода АЦП десятичные инверсные сигналы $D_{(10)инв}$ **пересчитать** на неинверсные $D_{(10)}$ по выражению

$$D_{(10)} = D_{(10)инв} - 128$$

и **занести** в соответствующие столбцы таблицы;

– расчётные десятичные эквиваленты $D_{(10)расч}$ двоичного кода $D_{(2)}$ на выходе АЦП при заданном значении входного напряжения $u_{вх}$ **определить** по формуле

$$D_{(10)расч} = 256u_{вх} / (E_1 + |-E_2|),$$

и **занести** во второй справа столбец таблицы;

– **рассчитать** погрешности измерения напряжения по выражению

$$\Delta U\% = 100(u_{вых(ЦАП)} - u_{вх})/u_{вх}$$

и **занести** в правый столбец таблицы.

В качестве примера в табл. 7.1 приведены данные измерений при моделировании АЦП при $E_1 = 3$ В и $E_2 = -3$ В, которые близки к расчётным значениям. Так, при $E_1 = |E_2| = 3$ В и $u_{вх} = E_3 = 1$ В расчётный десятичный эквивалент $D_{(10)расч} = 256 \cdot 1/6 \approx 42,67$ при измеренном $D_{(2)} = 10101010$ и $D_{(10)} = 42$. При этом погрешность измерения составила 3,56%.

Таблица 8.1


$u_{вх}$, В	$u_{вых(ЦАП)}$, В	$D_{(2)}$	$D_{(16)}$	$D_{(10)инв}$	$D_{(10)}$	$D_{(10)расч}$	$\Delta U\%$
0,1	0,09375	10000100	84	132	4	4,27	6,25
0,5	0,5156	10010101	95	149	21	21,33	3,12
1,0	0,9644	10101010	AA	170	42	42,67	3,56
2,0	2,017	11010101	D5	213	85	85,34	0,85
2,5	2,484	11101010	EA	234	106	106,67	0,64
2,9	2,906	11111011	FB	251	123	123,74	0,21
-1,0	-0,9844	01010101	55	85	-43	-42,67	3,56

Задание 3. Исследовать процесс преобразования входного напряжения треугольной формы в цифровые коды, а затем с помощью ЦАП – в ступенчатое напряжение, аппроксимирующее напряжение u_{ex} .

Для этого:

- **удалить** провод, соединяющий выход генератора **E3** с входом **Vin** АЦП, и **восстановить** провод 1, соединяющий выход "+" функционального генератора **XFG1** с входом **Vin** АЦП (см. рис. 7.4);

- **установить** параметры генератора **XFG1** (рис. 7.5, а): напряжение треугольной формы со скважностью $N = 99$ и амплитудой 1 В (диапазон от -1 В до $0,98$ В) и его частоту $f_2 = 50$ Гц;



а)

б)




Рис. 7.5

- **запустить** программу моделирования АЦП;
- **получить и скопировать** на страницу отчета осциллограмму входного напряжения u_{ex} , осциллограмму ступенчатого напряжения $u_{\text{вых(ЦАП)}}$ с выхода ЦАП (см. рис. 7.5, б), и временные диаграммы сигналов с выходов **D0**, ..., **D7** АЦП, поступающих на входы логического анализатора **XLA1** и являющимися двоичными эквивалентами дискретных отсчётов $u_{\text{ex}}(k\Delta t)$ входного напряжения (рис. 7.6);




Рис. 7.6

– воспользовавшись визирными линиями, **провести анализ** формирования напряжения $u_{вых(ЦАП)}$, аппроксимирующего входное напряжение $u_{вх}$, в частности, **измерить** напряжение и высоту его ступеней в разные моменты преобразования (с интервалом в 1 мс в моменты положительного перепада тактового импульса синхронизации) и **сравнить** их с отсчётами $u_{вх}(k\Delta t)$ напряжения $u_{вх}$.

Так, при частоте синхронизации $f_c = 1$ кГц и частоте пилообразного напряжения $f_z = 50$ Гц образовалось на выходе ЦАП двадцать ступеней напряжения $u_{вых(ЦАП)}$, средняя высота которых равна $U_{см} \approx 93,7$ мВ при расчётном значении $\Delta u = u_{вх.max}/(N + 1) = 1,98/21 = 94$ мВ. Первая ступень высотой 66 мВ сформировалась по истечении 0,5 мс с момента включения моделирования при уровне входного напряжения $u_{вх} = -93,4$ мВ, вторая – при $u_{вх} = -0,849$ В высотой 93,75 мкВ и и т. д.

Задание 4 (выполняется факультативно или по указанию преподавателя). **Исследовать** процесс преобразования АЦП входного синусоидального напряжения в цифровые коды, а затем с помощью ЦАП – в ступенчатое напряжение.

С этой целью:

– **щёлкнуть мышью** на кнопке "Синусоидальное напряжение" генератора XFG1 (см. рис. 7.5, а) и **установить** частоту напряжения $f_z = 25$ Гц, а затем, при остановке моделирования, $f_z = 5$ Гц с изменением времени развёртки лучей осциллографа с 10 мс/дел на 50 мс/дел. **Сместить** вверх на 0,6 деления осциллограмму входного напряжения $u_{вх}$ (рис. 7.7);




Рис. 7.7

– **измерить** напряжение $u_{вых(ЦАП)}$ и высоту его ступеней в разные моменты преобразования и **сравнить** их с отсчётами напряжения $u_{вх}(k\Delta t)$ входного напряжения $u_{вх}$ для моментов положительного перепада тактового импульса синхронизации.

Двоичные эквиваленты отсчетов напряжения $u_{вх}(k\Delta t)$ с выходов АЦП преобразуются с помощью ЦАП в аналоговый ступенчатый сигнал $u_{вых(ЦАП)}$ (см. рис. 7.7). При этом с уменьшением частоты сигнала увеличивается число ступеней и преобразованная кривая хорошо аппроксимирует входной сигнал. Высота ступеней перемен-

ная, от 46 мВ до 141 мВ, так как интервал дискретизации Δt при заданной частоте синхронизации постоянный. Особенно заметна верхняя и нижняя ступени с отклонением от амплитуды входного напряжения приблизительно на 15,5 мВ, так как на интервалах дискретизации около амплитуд скорость изменения напряжения минимальная.

СОДЕРЖАНИЕ ОТЧЁТА

1. Наименование и цель работы.
2. Перечень приборов, использованных в экспериментах, с их краткими характеристиками.
3. Изображение электрической схемы для испытания аналого-цифрового преобразователя.
4. Копии осциллограмм и временных диаграмм сигналов с разных узлов схемы, отображающие работу исследуемого АЦП.
5. Таблица с результатами измерений и расчётов входных отсчетов входного напряжения и выходных кодов АЦП.
6. Выводы по работе.

ТЕСТОВЫЕ ЗАДАНИЯ К РАБОТЕ 8

1. Укажите **назначение** АЦП.

- ☐ Для преобразования кодов
- ☐ Для преобразования цифрового кода N в пропорциональное аналоговое значение напряжения $u(N)$
- ☐ Для преобразования постоянного напряжения, заданного на тактовом интервале, в двоичный код
- ☐ Для преобразования информации из последовательной во времени формы представления в параллельную форму

2. Укажите **формулу Котельникова**, с помощью которой определяют шаг дискретизации Δt аналогового сигнала.

- ☐ $\Delta t \leq 1/2f_m$ ☐ $\Delta t \leq 1/f_m$ ☐ $\Delta t \leq t_{ex}/2^{N+1}$ ☐ $\Delta t \leq t_{ex}/2^{N-2}$

(f_m – максимальная частота спектра аналогового сигнала; t_{ex} – длительность аналогового сигнала; N – число уровней квантования)

3. Определите понятие "**абсолютная разрешающая способность**" АЦП.

- ☐ Это число уровней квантования, делённое на количество разрядов выходного кода
- ☐ Это наибольшее значение отклонения аналогового сигнала от расчётного
- ☐ Это среднее значение минимального изменения входного сигнала, обуславливающего увеличение или уменьшение выходного кода на единицу
- ☐ Это время преобразования отсчёта входного сигнала

4. Укажите, можно ли подавать на входы V_{ref+} и V_{ref-} АЦП **разные** (по модулю) **напряжения**?

- ☐ Да ☐ Нет

5. Укажите, можно ли **свести к нулю** погрешность квантования аналогового сигнала посредством выбора параметров устройства, например за счёт увеличения разрядности АЦП?

- ☐ Да ☐ Нет

6. Укажите, какую **погрешность** квантования имеет 8-разрядный АЦП при напряжениях на входах $V_{\text{ref}+} = 2 \text{ В}$, $V_{\text{ref}-} = 0$ и отсчёте входного напряжения $u_{\text{вх}}(k\Delta t) = 1 \text{ В}$?

- ☐ $\pm 4,15 \text{ мВ}$ ☐ $\pm 3,91 \text{ мВ}$ ☐ $\pm 3,15 \text{ мВ}$ ☐ $\pm 2,25 \text{ мВ}$ ☐ $\pm 1,95 \text{ мВ}$

7. Укажите **десятичный эквивалент** двоичного кода на выходе 8-разрядного АЦП, если опорные напряжения $V_{\text{ref}+} = 2 \text{ В}$, $V_{\text{ref}-} = -2 \text{ В}$, а входное напряжение $u_{\text{вх}} = 0,5 \text{ В}$.

- ☐ 48 ☐ 32 ☐ 16 ☐ 8

8. Выберите из приведенных ниже значений минимально необходимые **значения опорных напряжений** $\pm V_{\text{ref}}$ для преобразования синусоидального напряжения $u_{\text{вх}}(t) = 1,41 \sin \omega t$.

- ☐ $\pm 1 \text{ В}$ ☐ $\pm 2 \text{ В}$ ☐ $\pm 3 \text{ В}$ ☐ $\pm 4 \text{ В}$ ☐ $\pm 5 \text{ В}$

9. Укажите значение расчётного **шестнадцатеричного кода** 16-разрядного АЦП, если на его вход подано напряжение $u_{\text{вх}}(k\Delta t) = 0,25 \text{ В}$ при $\pm V_{\text{ref}} = \pm 2 \text{ В}$.

- ☐ 1000 ☐ FFF ☐ 10000 ☐ FFFF ☐ FFA

10. Укажите **выражение**, с помощью которого определяют десятичный эквивалент двоичного кода на выходе 14-разрядного АЦП

- ☐ $D = 256u_{\text{вх}}/(V_{\text{ref}+} + |-V_{\text{ref}-}|)$ ☐ $D = 16384u_{\text{вх}}/(V_{\text{ref}+} + |-V_{\text{ref}-}|)$
☐ $D = 4096u_{\text{вх}}/(V_{\text{ref}+} + |-V_{\text{ref}-}|)$ ☐ $D = 65536u_{\text{вх}}/(V_{\text{ref}+} + |-V_{\text{ref}-}|)$

11. Укажите, как изменится **выходной код** АЦП при неизменном входном $u_{\text{вх}}$ и опорных напряжениях $V_{\text{ref}+} = 2 \text{ В}$ и $V_{\text{ref}-} = -2 \text{ В}$, если установить $V_{\text{ref}-} = 0$?

- ☐ Его значение уменьшится в 2 раза ☐ Не изменится
☐ Его значение увеличится в 2 раза ☐ Сменится на инверсный.

12. Укажите характер изменения **общей погрешности** преобразования входного сигнала при увеличении разрядности АЦП.

- ☐ Погрешность преобразования уменьшится ☐ Не изменится
☐ Погрешность преобразования увеличится ☐ Нет правильного ответа

13. Укажите перспективные **направления** развития АЦП.

- ☐ Повышение быстродействия основных узлов АЦП, в частности, компараторов
☐ Увеличение частоты генератора тактовых импульсов
☐ Применение стабилизированных источников опорного напряжения
☐ Уменьшение разрядности преобразователя напряжение-код (до 4...6)
☐ Использование микропроцессоров в преобразователях

14. Укажите, какие **операции** необходимо выполнить при аналого-цифровом преобразовании?

- ☐ Ограничение уровня и дискретизацию по времени аналогового сигнала
☐ Тактируемое интегрирование входного сигнала и сравнение полученного результата с эталонами
☐ Дискретизацию по времени аналогового сигнала, квантования по уровню его отсчётов и кодирование квантованных уровней
☐ Дискретизацию по времени аналогового сигнала, квантование по уровню для подачи на вход ЦАП

15. Укажите, обладает ли способ последовательного счёта аналого-цифрового преобразования наибольшим быстродействием?

- ☐ Да ☐ Нет

Лабораторная работа № 8

ПРОЕКТИРОВАНИЕ ПРОСТЕЙШИХ ЦИФРОВЫХ УСТРОЙСТВ

Цель работы: зная принципы работы основных узлов цифровой техники, попытаться решить одну из поставленных задач по проектированию простейшего устройства.

Задание для подготовки к выполнению лабораторной работы

Ставится задача проектирования одного из описанных ниже устройств, составление схемы устройства с использованием рекомендованных узлов или любых других, которые позволят решить задачу, описание работы разработанного устройства по составленной схеме и, желательно, моделирование на компьютере с предложением результатов работы модели и с комментарием. Моделирование позволяет представить результат копией рабочего стола и состояний сигналов на выходах представляющих интерес для пояснения работы узлов устройства. Если моделирование реализовать трудно, возможна разработка устройства (составление схемы устройства) с использованием отечественных или иностранных микросхем и детальное описание принципа работы устройства.

Предлагаемые задачи

1. Разработать устройство преобразования двухразрядного десятичного числа в двоичный эквивалент.

Устройство строится с применением десятичных и двоичных счётчиков, которые могут быть найдены в библиотеке моделей счётчиков используемого программного продукта. Десятичные счётчики должны иметь возможность параллельного занесения исходного преобразуемого числа с моделей тумблеров по сигналу записи «LOAD», который одновременно сбрасывает в нулевое состояние выходные двоичные счётчики. Как только в десятичные счётчики окажется загружено не равное нулю число, схема должна быть автоматически настроена на приём импульсов с генератора импульсов, в роли которого может выступать модель тумблера. Под действием импульсов один из счётчиков начинает суммировать, а другой – начинает вычитать. В момент окончания преобразования схема перестаёт реагировать на счётные импульсы. Результат преобразования окажется в двоичном счётчике. Удобно использовать в схеме индикаторы информации в шестнадцатеричной системе для проверки правильности работы устройства. Вариант схемы формирования входной информации с индикаторами и управляющих сигналов предложен на рисунке 32.




Рис. 32. Схема формирования сигналов при моделировании устройств

2. Разработать устройство преобразования семиразрядного двоичного числа в двухразрядный десятичный эквивалент.

Устройство строится с применением десятичных и двоичных счётчиков, которые могут быть найдены в библиотеке моделей счётчиков используемого программного продукта. Двоичные счётчики должны иметь возможность параллельного занесения исходного преобразуемого числа с моделей тумблеров по сигналу записи «LOAD», который одновременно сбрасывает в нулевое состояние выходные десятичные счётчики. Как только в двоичные счётчики окажется загружено не равное нулю число, схема должна быть автоматически настроена на приём импульсов с генератора импульсов, в роли которого может выступать модель тумблера. Под действием импульсов один из счётчиков начинает суммировать, а другой – начинать вычитать. В момент окончания преобразования схема перестаёт реагировать на счётные импульсы. Результат преобразования окажется в десятичном счётчике. Удобно использо-

вать в схеме индикаторы информации в шестнадцатеричной системе для проверки правильности работы устройства.

3. Разработать устройство преобразования параллельного восьмиразрядного кода в последовательный код.

В устройстве с помощью тумблеров формируется параллельный код, на выходе формируется стоповый уровень единицы. При подаче импульсов устройство формирует на выходном проводе стартовый ноль, затем информационные разряды с тумблеров, после которых формируется стоповый уровень единицы. То есть передача осуществляется при подаче десяти импульсов на вход синхронизации. Простейшая схемная реализация предполагает применение мультиплексора и счётчика. Но возможны варианты. Удобно представить параллельный код и временные диаграммы синхроимпульсов и последовательного кода с комментариями.

4. Разработать простейший цифровой замок.

Замок должен содержать 5 клавиш (тумблеров), с помощью которых вводится код открывания, и 4 тумблера для задания ключевого слова. Одна из пяти клавиш используется как управляющая, определяющая момент чтения набранной комбинации. Количество возможных программируемых комбинаций не более 16. Если набирается правильная комбинация нажатых клавиш, то замок формирует уровень единицы на первом выходе (открывание замка), а на втором – ноль. Если набрана неправильная комбинация, то на втором выходе формируется уровень единицы, что соответствует включению сирены на время нажатого состояния клавиши. При отсутствии нажатых клавиш и в процессе последовательного нажатия сигналов сирена не должна включаться.

Удобно для задания кодовой комбинации и срабатывания замка использовать мультиплексор и дешифратор. Возможны и другие решения.

5. Разработать комбинационный четырёхразрядный умножитель.

Умножитель принимает два четырёхразрядных двоичных числа и выдаёт на восьми выходах двоичный результат. Подавая, например, на входы числа F_h и F_h , получим на выходах $E_{1h} = 225_{dec}$. ($15 \cdot 15 = 225$). Умножитель строится на трёх комбинационных сумматорах и множестве конъюнкторов.

6. Разработайте на основе реверсивного счётчика устройство, которое под действием импульсов автоматически меняет направление счёта при достижении крайнего состояния: если достигли при сложении состояния 1111, то следующий входной импульс должен оказаться первым в режиме вычитания, а если при вычитании достигли состояния 0000, то следующий импульс должен начать процедуру суммирования.

Возможно применение RS-триггера для изменения направления счёта.

7. Разработайте устройство, которое принимает синхронно с импульсами синхронизации по четырём проводам двоичные числа $D[3/0]$ и распределяет эти числа по четырём направлениям: $A[3/0]$, $B[3/0]$, $E[3/0]$, $F[3/0]$. Поведение устройства поясняется временными диаграммами рисунка 33.




Рис. 33. Временные диаграммы работы устройства

В состав устройства будет входить непременно двоичный счётчик, регистры и комбинационная схема распределения информации по выходам.

8. Разработайте устройство, работа которого описывается временными диаграммами рисунка 34.




Рис. 34. Временные диаграммы работы

По сигналу «Пуск» устройство приводится в исходное состояние, сохраняя состояние выходной шины «A[3/0]», и начинает реагировать на синхроимпульсы входа C. По первому импульсу оно записывает число D1 с входной шины D[3/0], по второму – подсуммирует к D1 число D2, а по третьему - выдаёт сумму на выходную шину A[3/0] и прекращает реагировать на импульсы синхросигнала до следующего сигнала «Пуск». Устройство будет содержать простейший счётчик, сумматор, регистры.

ПЕРЕЧЕНЬ ОСНОВНОЙ УЧЕБНОЙ ЛИТЕРАТУРЫ

1. Титце У., Шенк К., Полупроводниковая схемотехника. Т. I, год издания: 2023, ссылка на ресурс [http://library-mp.bsu.edu.ru/MegaPro/UserEntry?Action=belguFindDoc&id=881638]
2. Титце У., Шенк К., Полупроводниковая схемотехника. Том II, год издания: 2015, ссылка на ресурс [http://library-mp.bsu.edu.ru/MegaPro/UserEntry?Action=belguFindDoc&id=879450]
3. Галочкин В. А., Электроника и схемотехника, год издания: 2023, ссылка на ресурс [http://library-mp.bsu.edu.ru/MegaPro/UserEntry?Action=belguFindDoc&id=1208673]
4. Ищук А. А., Оболонин И. А., Схемотехническое моделирование в среде Multisim, год издания: 2024, ссылка на ресурс [http://library-mp.bsu.edu.ru/MegaPro/UserEntry?Action=belguFindDoc&id=1201857]

ПЕРЕЧЕНЬ ДОПОЛНИТЕЛЬНОЙ ЛИТЕРАТУРЫ

1. Бессонов А. С., Жданова Ю. И., Мошкин В. В., Электроника и схемотехника, год издания: 2022, ссылка на ресурс [http://library-mp.bsu.edu.ru/MegaPro/UserEntry?Action=belguFindDoc&id=1190824]
2. Галочкин В. А., Электроника и схемотехника, год издания: 2023, ссылка на ресурс [http://library-mp.bsu.edu.ru/MegaPro/UserEntry?Action=belguFindDoc&id=1208673]
3. Гадельшин Р. М., Васильев И. И., Фазлыяхматов М. Г., Цифровая схемотехника для систем измерения, контроля и управления: практикум, год издания: 2022, ссылка на ресурс [http://library-mp.bsu.edu.ru/MegaPro/UserEntry?Action=belguFindDoc&id=1201655]
4. Фролов А. В., Схемотехника цифровых устройств: лабораторный практикум, год издания: 2022, ссылка на ресурс [http://library-mp.bsu.edu.ru/MegaPro/UserEntry?Action=belguFindDoc&id=1190762]
5. Тюрин С. Ф., Схемотехника, год издания: 2017, ссылка на ресурс [http://library-mp.bsu.edu.ru/MegaPro/UserEntry?Action=belguFindDoc&id=1158480]
6. Бессонов А. С., Жданова Ю. И., Мошкин В. В., Электроника и схемотехника, год издания: 2022, ссылка на ресурс [http://library-mp.bsu.edu.ru/MegaPro/UserEntry?Action=belguFindDoc&id=1190823]
7. Тюрин С. Ф., Практическая цифровая схемотехника, год издания: 2020, ссылка на ресурс [http://library-mp.bsu.edu.ru/MegaPro/UserEntry?Action=belguFindDoc&id=1179858]
8. Бакшеева Ю. В., Схемотехника цифровых устройств, год издания: 2020, ссылка на ресурс [http://library-mp.bsu.edu.ru/MegaPro/UserEntry?Action=belguFindDoc&id=1176592]
9. Гильванов Р. Г., Схемотехника, год издания: 2021, ссылка на ресурс [http://library-mp.bsu.edu.ru/MegaPro/UserEntry?Action=belguFindDoc&id=1177683]
10. Долин Г. А., Бажин А. В., Учебно-методическое пособие по дисциплине Цифровая схемотехника. Исследование формирователей ШИМ-сигналов, год издания: 2021, ссылка на ресурс [http://library-mp.bsu.edu.ru/MegaPro/UserEntry?Action=belguFindDoc&id=1176341]
11. Долин Г. А., Учебно-методическое пособие по дисциплине Цифровая схе-

мотехника,год издания:2021,ссылка на ресурс [http://library-mp.bsu.edu.ru/MegaPro/UserEntry?Action=belguFindDoc&id=1176339]









12. Долин Г. А., Бажин А. В., Учебно-методическое пособие по дисциплине Цифровая схемотехника. Исследования сигма-дельта АЦП,год издания:2021,ссылка на ресурс [http://library-mp.bsu.edu.ru/MegaPro/UserEntry?Action=belguFindDoc&id=1176338]

13. Муханин Л. Г., Схемотехника измерительных устройств,год издания:2022,ссылка на ресурс [http://library-mp.bsu.edu.ru/MegaPro/UserEntry?Action=belguFindDoc&id=1174247]


14. Циркин В. С., Цифровая схемотехника,год издания:2021,ссылка на ресурс [http://library-mp.bsu.edu.ru/MegaPro/UserEntry?Action=belguFindDoc&id=1171666]

ПРИЛОЖЕНИЕ 1


Таблица соответствия иностранных и отечественных микросхем

Условное изображение отечественной микросхемы.	Условное обозначение иностранной микросхемы, аналогичной отечественной по выполняемым функциям
555ЛА3 – 4 элемента типа 2И-НЕ 	7400 – 74LS00  7400
555ЛА4 – 3 элемента типа 3И-НЕ 	7410 – 74LS10  7410
555ЛА1 – 2 элемента типа 4И-НЕ 	7420 – 74LS20  7420
555ЛР1 (ЛР11) – 2 элемента типа 2-2И-ИЛИ-НЕ 	7451 – 74LS51  7451
555ИД4 – два дешифратора типа 2-4 с общими двумя адресными входами (контакты 13 и 3), с отдельными входами разрешения работы первого дешифратора (контакты 1 и 2) и второго (контакты 14 и 15) и выходами первого дешифратора (0.0	74LS155 – спаренный дешифратор с общими адресными входами А и В, выходами первого (1Y0...1Y3) и второго (2Y0...2Y3) дешифратора и отдельными управляющи-


...0.3) и второго (1.0 ...1.3) дешифратора.




ми входами (1G, 1C и 2G, 2C)




555КП2 – два мультиплексора типа 4-1 (4 входа информационных при одном выходе), у которых общие входы селекции данных SED, отдельные управляющие (разрешающие работу) входы E0 и E1.




74LS153 – два мультиплексора, общие входы селекции которых обозначены буквами A и B, отдельными разрешающими входами 1G и 2G. Информационные входы помечены символами (1C0...1C3) и (2C0...2C3), которые соответствуют выходам 1Y и 2Y.



K155TM2 – два D-триггера с асинхронными установочными входами.



7474 – два D-триггера (1 и 2) с прямыми выходами (1Q и 2Q) и инверсными выходами (1Q' и 2Q'), входами синхронизации (1CLK и 2CLK), информационными входами (1D и 2D), асинхронными входами сброса в ноль (1CLR' и 2CLR') и записи единицы (1PRE' и 2PRE').



K155TB1 – JK-триггер с логикой на входах J и K и асинхронными установочными входами R и S.

7472 – JK-триггер с логикой 3И на входах J (J1, J2, J3) и K (K1, K2, K3), входом синхронизации CLK и асинхронными установочными

К155ТВ1 7-общ. 14- +5В	входами R (CLR') и S (PRE'). 7472
К155ИР1 – универсальный регистр, выполняющий две микрооперации: сдвиг на разряд при E=0 под действием синхросигнала C> и параллельный приём информации при E=1 под действием синхросигнала на входе CW. 7 – общ., 14 - +5В	74159 – универсальный регистр, выполняющий три микрооперации. Под действием нуля на входе «CLR» осуществляется сброс в ноль, в зависимости от уровня сигнала на входе «SH/LD'» осуществляется по нарастающему фронту на входе «CLK» параллельный приём с входов A, B, C, D или сдвиг с приёмом информации по соединённым вместе входам «J, K'». 74159
К155ИЕ5 - сочетание Т-триггера с входом +1Т и трёхразрядного счётчика СТ2 с входом +1СТ. Сброс наблюдается при совпадении единиц на входах R. 10 – общ., 05 - +5В	7493 – сочетание Т-триггера с входом СКА и выходом А и трёхразрядного счётчика с входом СКВ и выходами В, С, D. Сброс всех триггеров микросхемы происходит при одновременной подаче единичных уровней на входы R01 и R02. 7493
К155ИЕ7 – реверсивный счётчик с возможностью параллельного занесения информации.	74191 – реверсивный двоичный счётчик с возможностью параллельного занесения информации по нулю на входе LOUD. Направ-

08 – общ., 16 - +5В	ление счёта зависит от сигнала U/D', вход переноса CTEN, выход переноса RCO. Счётным входом является вход синхронизации: CLK. 74191 Микросхема 74192 аналогична K155IE6 (десятичный счётчик)
K155ИМ3 – четырёхразрядный двоичный сумматор. Перенос из предыдущего разряда 12-общ.; 5- +5В	4008 – четырёхразрядный двоичный сумматор. $S[3/0] = A[3/0] + B[3/0] + CIN$, где CIN – сигнал переноса в младший нулевой разряд. COUT – сигнал переноса в следующую микросхему сумматора, сигнал переполнения. 4008

На отечественных микросхемах, содержащих несколько одинаковых элементов в одном корпусе, дано изображение одного элемента, но входы и выходы помечены номерами выводов всех элементов. Для элемента 555ЛА3 входам 1 и 2 соответствует выход с номером 3, а входам 4 и 5 соответствует выход 6.

На условных обозначениях иностранных микросхем входы обозначены буквами A, B, C, D, ..., а выходы буквами Y, Q, Цифры указывают на номер логического элемента или номер разряда. Вывод GND необходимо соединить с общим проводом (нулём), а на вывод Ucc надо подать напряжение +5Вольт. Для микросхемы 74LS00 первый элемент имеет два входа 1A и 1B, а выход этого элемента обозначен символом 1Y. Выполняемая элементом микросхемы функция при выводе условного обозначения на рабочий стол может быть определена таблицей истинности, которая выводится на экран нажатием клавиши F1 при отмеченном левой клавишей мышки изображении микросхемы. Если при моделировании возникнут проблемы, то выберите идеальные модели микросхем.

ПРИЛОЖЕНИЕ 2

Одноразрядный полный сумматор

Рассмотрим задачу синтеза комбинационного одноразрядного двоичного сумматора, имеющего три эквивалентных входа: a_i, b_i, p_i и два выхода: выход сигнала переноса в старший разряд p_{i+1} и выход суммы в данном разряде s_i (рис. 32,а).

Функционирование сумматора можно задать таблицей истинности (рис. 32,б).




Рис. 32. Условное графическое обозначение одноразрядного сумматора (а), его таблица истинности (б)

Для сигнала переноса p_{i+1} легко заполнить диаграмму Вейча и выполнить минимизацию

$$p_{i+1} = a_i b_i \vee b_i p_i \vee p_i a_i$$

Функция трех переменных s_i минимизации не подлежит. Но поскольку функция p_{i+1} легко реализуется, то, рассматривая s_i как функцию четырех переменных a_i, b_i, p_i, p_{i+1} , легко составить диаграмму Вейча для этой функции как частично заданной и, определив её, выполнить минимизацию функции:

$$s_i = \overline{a_i} \overline{p_{i+1}} \vee \overline{b_i} \overline{p_{i+1}} \vee \overline{p_i} \overline{p_{i+1}} \vee a_i b_i p_i.$$

Можно исключить необходимость синтеза частично заданной функции для определения суммы s_i . Обратите внимание, что сумма на шести наборах значений входных переменных (от набора 001 до набора 110) равна инверсии переноса p_{i+1} . Но на наборе 000 в этом случае необходимо обеспечить нулевое значение суммы, а на наборе 111 – обеспечить равенство суммы единице. Для обеспечения нуля достаточно использовать функцию ИЛИ для всех входных переменных: $(a_i \vee b_i \vee p_i)$, а для формирования единицы следует использовать функцию И: $(a_i \cdot b_i \cdot p_i)$. В результате сумма будет равна: $s_i = \overline{p_{i+1}} \cdot (a_i \vee b_i \vee p_i) \vee a_i \cdot b_i \cdot p_i$, что соответствует предложенному выше выражению.

Реализовать полученные выражения можно с использованием элементов типа И-ИЛИ, а используя правила де Моргана сумматор можно реализовать на элементах типа И-НЕ.